「data cache」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To provide a data management device capable of realizing high speed processing and improving utilization efficiency of a cache by reducing communication traffic between processors.例文帳に追加

プロセッサ間の通信量を低減して高速処理を実現できるとともに，キャッシュの利用効率を向上できるデータ管理装置を提供すること。 - 特許庁

The program 22 executes the transmission/reception of web page information also to/from a network 25 and a local cache 26 as a data storage part in a local storage device.例文帳に追加

また処理プログラム２２は、ネットワーク２５およびローカル記憶装置上のデータ記憶部としてのローカルキャッシュ２６ともＷＥＢページの情報のやりとりを行う。 - 特許庁

To provide a microcontroller capable of shortening time for writing data from a CPU to an instruction cache or the like connected to an instruction bus.例文帳に追加

本発明は、ＣＰＵから命令バスに接続された命令キャッシュ等にデータを書きこむ時間を短縮できるマイクロコントローラを提供することを目的とする。 - 特許庁

To provide an image decoding apparatus which performs various signal processing by parallelizing in decoding image data while suppressing an increase in usage of cache memory.例文帳に追加

画像データを復号する際の各種信号処理を、キャッシュメモリの使用量が増大するのを抑えつつ並列化して行う画像復号装置を提供すること。 - 特許庁

The confirmation data may also specify other information, such as an identity of the user, a location of the user and/or a time at which the cache provides the electronic article to the user.例文帳に追加

確認データは、ユーザの身元、ユーザのロケーション及び／またはキャッシュが電子商品をユーザに提供した日時など、その他の情報を示すこともできる。 - 特許庁

When there is no tag, a prepared data address of a tag of the last LRU on the cache memory is transferred to the CPU and its circumference in a step 102.例文帳に追加

タグがなかった場合、ステップ１０２にて事前に用意されている最終ＬＲＵのタグのキャッシュメモリ上のデータアドレスをＣＰＵとその周辺へ渡す。 - 特許庁

To improve transfer speed by reducing a transfer data amount without synchronizing cache states between a plurality of relay devices.例文帳に追加

複数の中継装置間においてキャッシュ状態の同期を取ることなく、転送データ量を小さくし、転送速度を向上させることを可能とする。 - 特許庁

The values shown by top(1) labeled as Inact, Cache, and Buf are all cached data at different aging levels. 例文帳に追加

この値は top(1) において Inact、 CacheBufとして表示され、 それぞれは異なるエージングレベル (訳注:データがどれだけ古いかを示す評価値) でキャッシュされた全データを表します。 - FreeBSD

Obviously, using a cache increases (but only increases) the likelihood of corruption or lost data if the system crashes while a tree is being modified. 例文帳に追加

あきらかにキャッシュを使うと、ツリーが変更されている途中でシステムがクラッシュした場合のデータ破壊やデータロストの可能性は増える (まあでもそれだけのこと)。 - JM

A multiprocessor data processing system includes at least first and second coherency domains, where the first coherency domain includes a system memory and a cache memory.例文帳に追加

マルチプロセッサ・データ処理システムは、少なくとも第１コヒーレンシ・ドメインおよび第２コヒーレンシ・ドメインを含み、第１コヒーレンシ・ドメインはシステム・メモリおよびキャッシュ・メモリを含む。 - 特許庁

A control means 4 in the video writer 1 transmits the index data on a cache memory 6 to the video reader 20 according to the reading request.例文帳に追加

映像書き込み装置１内の制御手段４は、この読み出し要求に応じて、キャッシュメモリ６上のインデックスデータを映像読み出し装置２０に送る。 - 特許庁

To achieve a higher speed in printing by raising the hit ratio of a cache memory and to reduce the memory consumption amount by reducing the number of basic graphic data to be drawn.例文帳に追加

メモリキャッシュのヒット率を上げて印刷を高速にするとともに、描画する基本図形データの個数を減らしてメモリ消費量を少なくする。 - 特許庁

The cache system 10 performs look-ahead operation by first-out of a read address to the DRAM 11, and write-back operation wherein data are written later in a lump.例文帳に追加

キャッシュシステム１０は、ＤＲＡＭ１１に対してリードアドレスの先出しによる先読み動作と、データをまとめて後から書き込むライトバック動作を行う。 - 特許庁

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system.例文帳に追加

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。 - 特許庁

Furthermore, the TCP destination cache control section 206 sets the TCP transmission control information in accordance with the class of a service to be achieved by TCP data transmission.例文帳に追加

また、ＴＣＰ宛先キャッシュ制御部２０６が、ＴＣＰデータ送信で実現されるサービス種別に応じて前記ＴＣＰ送信制御情報を設定する。 - 特許庁

To provide a system and methods for retrieving Web pages based on a degree of the access popularity for each Web page, which is extracted with a help of the disk cache data, from user's computers.例文帳に追加

ユーザコンピュータのディスクキャッシュ情報を用いて抽出したウェブページ別の訪問人気度に基づくウェブページ検索方法およびその装置を提供する。 - 特許庁

Information relevant to a process carried out in the DBMS provided as design information is acquired, and a cache capacity used per data is set on the basis of the information.例文帳に追加

設計情報として与えられるＤＢＭＳで実施される処理に関する情報を取得し、それを基にデータ毎に利用するキャッシュ量を設定する。 - 特許庁

When the section counter cache 36 has no empty area, an area of old access date is written in a section counter data base 33 to provide an available area.例文帳に追加

空きエリアが部門別カウンタキャッシュ３６に無いときは、アクセス日時の古いものを部門別カウンタデータベース３３に書き込んで使用可能領域を作る。 - 特許庁

A reading control unit 8 reads the JPEG image in the section 9, and inputs the read image into a reproducing image processing section 5 via a read data cache section 33.例文帳に追加

読出制御部８は画像記録部９内のＪＰＥＧ画像を読み出し、読出データ一時記憶部３３を介して再生画像処理部５に入力する。 - 特許庁

A two-dimensional texture cache 400 is commonly used from a plurality of texture units 620 to 6n0, and a portion of the texture data of a main memory 10 is stored.例文帳に追加

２次テクスチャキャッシュ４００は、複数のテクスチャユニット６２０〜６ｎ０から共通して利用され、メインメモリ１０のテクスチャデータの一部を記憶する。 - 特許庁

When the user completes the input to each Web page and depresses a collective transmission button 24, the input data held in the cache part are transmitted to an external server.例文帳に追加

ユーザが各ウェブページへの入力を完了し、一括送信ボタン２４を押下するとキャッシュ部に保持された入力データが外部サーバへ送信される。 - 特許庁

A plurality of storage areas 3-1 have a plurality of blocks including a plurality of pages and each have a data cache 3-2 and a page buffer 3-3.例文帳に追加

複数の記憶領域３−１は、複数のページを含む複数のブロックを有し、データキャッシュ３−２とページバッファ３−３とをそれぞれ有している。 - 特許庁

The access in a field unit of the item of the data is enabled when storing the field of the item having the highest priority in the corresponding field cache.例文帳に追加

最も高い優先度の項目のフィールドを対応する前記フィールドキャッシュに格納した時点でデータの項目のフィールド単位でのアクセスを可能とする。 - 特許庁

A virtual file system 231 retrieves a requested file from the directory/cache/unitX/Data in response to a write request from the application 210 to a virtual volume 260.例文帳に追加

仮想ファイルシステム２３１は、アプリケーション２１０から仮想ボリューム２６０へのライト要求に対して、要求されたファイルを／ｃａｃｈｅ／ｕｎｉｔＸ／Ｄａｔａディレクトリから検索する。 - 特許庁

To provide a mechanism for managing data on a plurality of storage devices whose physical sector sizes are different, without dividing a buffer cache area for each of the storage devices.例文帳に追加

バッファキャッシュ領域を記憶装置ごとに分割することなく、物理セクタサイズの異なる複数の記憶装置上のデータを管理する仕組みを提供する。 - 特許庁

A cache control unit 400 assigns input selectors 200-230 so that data of the buffer memories used is cached by at least one of the memory units.例文帳に追加

キャッシュ制御ユニット４００は、使用されるバッファメモリのデータが少なくとも一つのメモリユニットでキャッシュされるよう、インプットセレクタ２００〜２３０を割り当てる。 - 特許庁

To provide an information processing apparatus achieving efficient data access when including a nonvolatile semiconductor memory as a cache.例文帳に追加

不揮発性半導体メモリをキャッシュとして内蔵する場合におけるデータアクセスを効率的に行うことを実現した情報処理装置を提供する。 - 特許庁

When flash is instructed, the modified cache data are all copied back to a main memory based on the tag addresses and modify information stored in the tag storing part.例文帳に追加

フラッシュが指示されると、タグ記憶部に記憶されるタグアドレス及びモディファイ情報を基にモディファイされているキャッシュデータをすべてメインメモリにコピーバックする。 - 特許庁

The disc control apparatus includes cache memories 23a2-23d2 which are volatile memories for temporarily storing data exchanged between the host device and the HDD.例文帳に追加

ディスク制御装置は、ホスト装置とＨＤＤとの間で授受されるデータを一時的に記憶する揮発性メモリであるキャッシュメモリ２３ａ２〜２３ｄ２を備える。 - 特許庁

The load of the cache function on the communication passage is suppressed as much as possible by transmitting transmission data by dividing sessions in communication between a Web browser and an Web site.例文帳に追加

ＷｅｂブラウザとＷｅｂサイト間での通信において、送信データをセッションを分けて送信することにより通信経路上のキャッシュ機能の負荷を極力抑える。 - 特許庁

In the computer system capable of transferring data through the node device between the client and storage device, cache in the node device is controlled in the following method.例文帳に追加

クライアントおよびストレージ装置間で、ノード装置を介してデータを授受可能な計算機システムにおいて、ノード装置におけるキャッシュを次の方法で制御する。 - 特許庁

An address comparator 110 compares an address in data requesting with an address stored in an address storage means 109 and informs an external cache 2 of the compared result.例文帳に追加

アドレス比較器１１０は、データ要求中のアドレスと、アドレス記憶手段１０９のアドレスとを比較し、比較結果を外部キャッシュ２に通知する。 - 特許庁

An inverse quantization processing section 32 applies inverse quantization processing to intra macro block of the image data to which the variable length decoding is applied and the result is stored in a cache memory 7.例文帳に追加

可変長復号処理された画像データのうち、イントラマクロブロックは、逆量子化部３２において、逆量子化されキャッシュメモリ７に格納される。 - 特許庁

If you use the CacheLiteFunction decorator, you may want to invalidate the cache after a change in the data base.NoteThis function can not be called statically.例文帳に追加

CacheLiteFunction デコレータを使用する場合は、データベースを変更したときにキャッシュを無効化したくなることでしょう。 注意この関数は、スタティックにコールすることはできません。 - PEAR

To provide a storage device and a program capable of resolving a mismatch of data stored in a cache memories of a plurality of devices that perform communication with the storage device.例文帳に追加

記憶装置と通信を行う複数のデバイスのキャッシュメモリに記憶されたデータの不整合を解消可能な記憶装置およびプログラムを提供する。 - 特許庁

In this disk array device, a storage control device 100 controls the residence or non-residence of data relevant to jobs within the cache memory 130 on the basis of cache residence information issued for a job processed in a server 300.例文帳に追加

ディスクアレイ装置において、ストレージ制御装置１００は、サーバ３００で処理されているジョブに関連して発行されたキャッシュ常駐化情報に基づいて、キャッシュメモリ１３０内のジョブに関連するデータの常駐化または非常駐化を制御する。 - 特許庁

On a cache RAM, when a process is not executed or when the process is executed under an external mode or a state without ROM, the process is jumped to the cache RAM area after the data are copied from the ROM to the RAM.例文帳に追加

そして、キャッシュＲＡＭ上で、処理が実行されていない場合や外部モードやＲＯＭレスの状態で処理が実行されている場合、ＲＯＭからＲＡＭへデータのコピーが行われた後、キャッシュＲＡＭ領域へと処理がジャンプされる。 - 特許庁

To provide a cache memory control circuit that caches data in a plurality of memory spaces in a cache memory, and reduces power consumption without reducing an operating frequency of a processor or increasing the latency of memory access.例文帳に追加

複数のメモリ空間のデータをキャッシュメモリにキャッシュするキャッシュメモリ制御回路において、プロセッサの動作周波数の低減及びメモリアクセスのレイテンシの増加をさせることなく、消費電力を低減することができるキャッシュメモリ制御回路を提供する。 - 特許庁

An issuing check block 20 issues a data read request due to the cache miss to the main storage from an issuing control circuit 50 and registers the information of the request in a request buffer circuit 30, when the cache miss occurs at the time when a load request is received from a processor core.例文帳に追加

プロセッサコアからのロードリクエスト時にキャッシュミスが生じた場合、発行チェックブロック20はそのキャッシュミスによるデータ読み出しのリクエストを発行制御回路50から主記憶に発行し、そのリクエストの情報をリクエストバッファ回路30に登録する。 - 特許庁

The host director 161 is provided with a function for starting a plurality of data transfer processing, when the host 121 issues a plurality of read commands to the same cache page, while occupying the same cache page during processing the plurality of read commands.例文帳に追加

ホストディレクタ１６１は、ホスト１２１が同一キャッシュページに対する複数のリードコマンドを発行してきた場合に、複数のリードコマンドを処理する間、当該キャッシュページを占有したまま複数のデータ転送処理を起動する機能を備えている。 - 特許庁

Comparators 62-65 compare the calculated address of the vector storing command with the address of the scalar load command issued during the snoop processing, and if both addresses are identical, it is determined that a cache failure may be generated and a data transfer request is issued to an L2-cache.例文帳に追加

比較器６２〜６５で、計算されたベクトルストア命令のアドレスとスヌープ処理中に発行されたスカラロード命令のアドレスとが比較され、アドレスが一致したら、キャッシュミスが生じると判定して、Ｌ２−キャッシュにデータ転送要求が発行される。 - 特許庁

The database device refers to the cache management table 1312, upon update processing of the a base table 1311, to identify data on the base table 1311 which is affected by the update processing of the base table 1311 and exists on the cache 231.例文帳に追加

データベース装置は、ベーステーブル１３１１の更新処理が発生したとき、キャッシュ管理テーブル１３１２を参照して、ベーステーブル１３１１の更新処理により影響を受け、かつ、キャッシュ２３１上に存在するベーステーブル１３１１上のデータを特定する。 - 特許庁

When the content is received, the content concerned is written into a free area or an area to which certain data is already stored in a cache storage means, and when the content is written in the cache storage means, the content concerned is reproduced or executed.例文帳に追加

コンテンツを受信したとき、キャッシュ記憶手段における空き領域または既に何らかのデータが記憶されている領域に、当該コンテンツを書き込み、コンテンツがキャッシュ記憶手段に書き込まれたとき、当該コンテンツを再生または実行する。 - 特許庁

According to such a microprocessor including above circuits, when starting operations of a plurality of synchronous circuits, the inner clocks are provided from the PLL 11 to each synchronous circuit by shifting times in order of the integer unit 13, command cache 14 and data cache 15.例文帳に追加

このようなマイクロプロセッサによれば、複数の同期回路の動作を開始させる際には、ＰＬＬ１１から各同期回路へ、整数ユニット１３、命令キャッシュ１４、データキャッシュ１５の順で、内部クロックが時間をずらして供給開始される。 - 特許庁

Since the area is arranged in an area designated to be outside a cache object within a memory space when the programs are carried out, the shared data are not copied to the cache memories, and only values on the main memory are always referred to/updated.例文帳に追加

この領域はプログラムの実行時、メモリ空間内でキャッシュ対象外として指定された領域に配置されるので、共有データはキャッシュ・メモリに複写されることがなく、常に主記憶上の唯一の値が参照・更新されることになる。 - 特許庁