「data conversion circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Conversion circuits 114, 115 convert values (pixel values) of a plurality of SD image data as data of a class tap into luminance values, respectively.例文帳に追加

変換回路１１４，１１５は、クラスタップのデータとしての複数のＳＤ画素データの値（画素値）を、それぞれ、輝度値に変換する。 - 特許庁

A subtracting circuit section 25 calculates a difference between digital data obtained from A/D conversion circuits 24a, 24b and 24c and digital data obtained from the A/D conversion circuit 24x.例文帳に追加

減算回路部２５は、Ａ／Ｄ変換回路２４ａ、２４ｂ、２４ｃから得られるデジタルデータとＡ／Ｄ変換回路２４ｘから得られるデジタルデータとの差分を求める。 - 特許庁

The data shift circuit 106 delays the phase of a frequency dividing clock 103 to delay timing of data retiming of serial-to-parallel conversion circuits 115, 116.例文帳に追加

データシフト信号106は分周クロック103の位相を遅らせることにより、シリアルパラレル変換回路115、116のデータリタイミングのタイミングを遅らせる。 - 特許庁

The S/P conversion circuit is provided with: the elastic store 1 for processing received serial data in response to a phase of an internal clock and providing an output of data at a slowed-down operating speed; and S/P conversion circuits 2a to 2d for converting the data from the elastic store 1 into parallel data.例文帳に追加

シリアルデータを内部のクロック位相に乗せ換え、動作速度を落として出力するエラスティックストア１と、エラスティックストア１からのデータをパラレルデータに変換するＳ／Ｐ変換回路２ａ〜２ｄとを備えた。 - 特許庁

To provide color conversion circuits and color conversion methods that convert input color data to output color data such that gray input color data are properly converted to gray output color data without increasing the size of circuitry.例文帳に追加

回路規模を削減しながら、入力色データがグレーのデータの場合、入力色データを変換した出力色データが正しくグレーのデータに変換される色変換回路および色変換方法を提供する。 - 特許庁

The retiming circuit 8 receives output data from the 1:2 S/P conversion circuits 2, 3, 5, 6 at an output stage and the D-FF circuits 4, 7 and outputs a parallel data signal 19.例文帳に追加

出力段の１：２Ｓ／Ｐ変換回路２、３、５、６およびＤ−ＦＦ４、７からの出力データを、リタイミング回路８に入力し、パラレルデータ信号１９を出力する。 - 特許庁

The logic chip 3 includes serial-parallel conversion circuits 15a and 15b restoring the original parallel data from data rearranged in the time direction and a selective circuit 16 selecting the original parallel data composing the divided data and the original parallel data restored by the serial-parallel conversion circuits 15a and 15b to output to a terminal 18.例文帳に追加

ロジックチップ３は、時間方向に並び替えられたデータから元の並列データを復元する直並列変換回路１５ａ、１５ｂと、分割データを合成した元の並列データと、直並列変換回路１５ａ、１５ｂで復元した元の並列データとを選択し端子１８に出力する選択回路１６と、を備える。 - 特許庁

To solve the problem that a plurality of PLL circuits, serial-parallel conversion circuits and latch circuits of different frequencies are required in transmitter and receiver sides for serially transmitting/receiving row data signals different in frequency from column data signals based on clock signals generated from different PLL circuits.例文帳に追加

列側データ信号と周波数の異なる行側データ信号を異なるＰＬＬ回路から生成したクロック信号でシリアル送受信するために、周波数の異なるＰＬＬ回路、直列−並列変換回路、及びラッチ回路を送受信側で複数個使用しなければならない。 - 特許庁

A data driver 25 is provided with first to fourth digital-analog conversion circuits 31 to 34 with different inclination of data current IDm, respectively by every gradation band.例文帳に追加

データドライバ２５は、階調帯毎にそれぞれデータ電流ＩＤｍの傾きの異なる第１〜第４のデジタル・アナログ変換回路３１〜３４を備えている。 - 特許庁

Data in the first and second jitter-data latch circuits 17, 18 are compared with each other by a jitter comparison circuit 19 and outputted via a parallel/serial conversion circuit 20.例文帳に追加

第１及び第２のジッタ情報ラッチ回路１７，１８のデータがジッタ比較回路１９で比較され、パラレル／シリアル変換回路２０を経て出力される。 - 特許庁

Consequently, there is no need for serially transferring image data and circuits, such as a parallel/serial conversion circuit, serial output circuit, serial/parallel conversion circuit, and parallel input circuit are not needed.例文帳に追加

その結果、画像データをシリアル転送する必要が無く、パラレル／シリアル変換回路やシリアルアウトプット回路、シリアル／パラレル変換回路やパラレルインプット回路などの回路が不要である。 - 特許庁

The original transmission signal waveform data and the bias waveform data are digitally added by an adder 12, and bias added waveform data being the additional result are converted into analog signals by D/A conversion circuits 16 and inputted to the drive circuits 18.例文帳に追加

原送信信号波形データとバイアス波形データとを加算器１２によりデジタル的に加算し、この加算結果であるバイアス加算済波形データをＤ／Ａ変換回路１６でアナログ信号に変換して、ドライブ回路１８に入力する。 - 特許庁

The conversion circuits 114, 115 convert the pixel values into the luminance values on the basis of a correlation between the value of the pixel data and the luminance value of an image display device 105.例文帳に追加

変換回路１１４，１１５は、画像表示デバイス１０５における画素データの値と輝度値との対応関係に基づいて、画素値を輝度値に変換する。 - 特許庁

To reduce the scale of a circuit in an interleaver used in repetitive decoding by avoiding performing address conversion when data is read from storage circuits.例文帳に追加

繰り返し復号に用いるインターリーバにおいて、記憶回路からデータを読み出す際にアドレスの変換作業を行わず、回路規模の削減を図る。 - 特許庁

An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加

内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路１８、２０と、シリアルパラレル変換回路１８、２０の出力をデコードし、ＤＲＡＭコア２６に対してＡＣＴ等のコマンドを出力するインターフェイス回路２２とに与えられる。 - 特許庁

Cell assembly and disassembly(CLAD) circuits 21-1 to 21-n of subordinate parts 2-1 to 2-n have a function for conversion between data and cells and impart traffic information into ATM cells when data are assembled into cells.例文帳に追加

従属部２−１〜２−ｎのＣＬＡＤ回路２１−１〜２１−ｎはデータとセルとの変換機能を有し、データをセル化する際にＡＴＭセル内にトラヒック情報を付与する。 - 特許庁

To amplify digital data converted by an AD conversion section without adding circuits outside of a column processing section, and easily and quickly locate a defective spot of a data-holding section.例文帳に追加

カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できるとともに、データ保持部の不良箇所を容易かつ短時間で特定する。 - 特許庁

An RGB selector system is employed in two horizontal driving circuits 13U, 13D by storing three pieces of digital data respectively in sampling latch circuits, performing three times of conversion processing to analog data in a digital-analog conversion circuit in common use during one horizontal period (H), time-dividedly selecting three pieces of analog data within the horizontal period, and outputting the same to a data line (signal line).例文帳に追加

２つの水平駆動回路１３Ｕ、１３Ｄにおいては、３つのデジタルデータを、サンプリングラッチ回路にそれぞれ格納し、一水平期間（Ｈ）中に共用のデジタルアナログ変換回路で３回アナログデータへの変換処理を行い、３つのアナログデータを水平期間内で時分割的に選択してデータライン（信号線）に出力することによりＲＧＢセレクタ方式を採用している。 - 特許庁

Class synthesis circuits 30, 31 respectively generate a 1st class value denoting a class detected concerning data y1, y2 in class classification adaptive processing and give it to class value conversion circuits 32, 33, respectively.例文帳に追加

クラス分類適応処理において、ラインデータｙ１，ｙ２について検出されるクラスを示す第１のクラス値がクラス合成回路３０、３１によってそれぞれ生成され、クラス値変換回路３２、３３にそれぞれ供給される。 - 特許庁

Analog image/audio signals from an input terminal 2 are processed by A/D conversion circuits 4, 5 and encode circuits 6, 7, and become a data stream of a PS form by a multiplex circuit 8, then are supplied to a switch circuit 9.例文帳に追加

入力端子２からのアナログ画像／音声信号はＡ／Ｄ変換回路４，５と符号化回路６，７で処理され、多重化回路８でＰＳ形式のデータストリームとなり、切換回路９に供給される。 - 特許庁

The data driver includes a D/A conversion circuit 52 that receives grayscale data and outputs first and second grayscale voltages VG1 and VG2 corresponding to the grayscale data by time division in each of first to Nth sampling periods, and first to Nth data line driver circuits 60-1 to 60-N that share the D/A conversion circuit 52.例文帳に追加

データドライバは、階調データを受け、階調データに対応した第１、第２の階調電圧ＶＧ１、ＶＧ２を第１〜第Ｎのサンプリング期間の各サンプリング期間に時分割に出力するＤ／Ａ変換回路５２と、Ｄ／Ａ変換回路５２を共用する第１〜第Ｎのデータ線駆動回路６０-1〜６０-Nを含む。 - 特許庁

This antenna device is provided with plural element antennas arrayed in planar fashion, plural receivers, a beam former having plural A/D- conversion circuits, plural weight arithmetic circuits, plural weight multiplying circuits and one adder circuit, and a memory device for holding calibration data and an array-oriented directivity weight.例文帳に追加

平面状に配列された複数の素子アンテナと、複数の受信機と、複数のＡ／Ｄ変換回路と、複数のウェイト演算回路、複数のウェイト乗算回路、及び1つの加算回路を有するビーム形成器と、キャリブレーションデータとアレー指向性ウェイトを保持するメモリ装置を備えるアンテナ装置とする。 - 特許庁

A parallel to serial conversion function and the I/O data width compression function are realized without dragging about a data bus line by dispersed arrangement of the multiplexor circuits 22 and 26 before and after the shift register 24.例文帳に追加

シフトレジスタ２４の前後にマルチプレクサ回路２２および２６を分散配置することで、データバス線を引き回すことなく並列−直列変換機能と入出力のデータ幅圧縮機能を実現する。 - 特許庁

In this driving device, a detecting circuit 4 detects and inputs the light emitting picture element ratio of one image screen from R, G, B digital data from A/D conversion circuits 1, 2 and 3 to a control pulse power source 5 as a signal Vcont.例文帳に追加

検出回路4はA/D変換回路1,2,3からのR,G,Bディジタルデータから一画面の発光画素比率を検出し信号Vcontとして制御パルス電源5に入力する。 - 特許庁

The pulse loop circuits 2-5 are simultaneously operated in loops, and when the output value of the second counter 21 reaches a specified value Y, a conversion data output processing signal Sa is output and the output value of the first counter 20 at that time is output as A/D conversion data.例文帳に追加

パルス周回回路２〜５を同時に周回動作させ、第２カウンタ２１の出力値が規定値Ｙに達すると変換データ出力処理信号Ｓａを出力し、その時の第１カウンタ２０の出力値をＡ／Ｄ変換データとして出力する。 - 特許庁

The resolution conversion processing part 21 applies interpolation processing according to a bilinear method to input image data to generate the pixel data of three-times magnified image data at a maximum, and outputs the pixel data to respective logic circuits LC0-LC2 of the RPU/DMA channel controller 22.例文帳に追加

解像度変換処理部２１は、入力画像データに対してバイリニア法による補間処理を行って最大３倍の拡大画像データの画素データを生成し、ＲＰＵ・ＤＭＡチャンネルコントローラ２２の各論理回路ＬＣ０ないしＬＣ２に出力する。 - 特許庁

This testing apparatus includes an AD converter 11 for converting analog data input from DUT1 into digital data and a controller 15 for controlling to operate the plurality of circuits except the AD converter 11 during a non-conversion period at which no conversion is performed, of operating periods of the AD converter 11.例文帳に追加

ＤＵＴ１から入力したアナログデータをデジタルデータに変換するＡＤ変換部１１を備え、ＡＤ変換部１１の動作周期のうち変換動作を行わない非変換期間の間にＡＤ変換部１１以外の複数の回路の動作させるように制御するコントローラ１５を備えている。 - 特許庁

The voltage-current conversion circuits 304 in a data driver 102 for driving the transistor arranged in the pixel are provided by two systems A and B, and R, G and B signals are supplied to them.例文帳に追加

画素内に配置されたトランジスタを駆動するデータドライバ１０２内の電圧電流変換回路３０４をＡ、Ｂの２系統設け、これらにＲ、Ｇ、Ｂ信号を供給する。 - 特許庁

ASIC (Application Specific Integrated Circuits) 100 include an information storage part 131 for inputting a monitor signal for observing an error of the circuit, converting the monitor signal into monitor signal data based on a prescribed conversion pattern, and storing the data; and a monitor signal synthesizing circuit 132 for synthesizing the monitor signal data with image data to acquire monitor signal synthesized image data.例文帳に追加

ＡＳＩＣ１００は、回路のエラーを監視するモニタ信号を入力し、モニタ信号を所定の変換パターンに基づいてモニタ信号データに変換して蓄積する情報蓄積部１３１と、モニタ信号データと画像データとを合成してモニタ信号合成画像データを得るモニタ信号合成回路１３２とを有する。 - 特許庁

A data collection/transmission circuit 30 detects only a sound in each different frequency band in the whole band by resonance of each of a plurality of acoustic sensors 11-15 with each different sound, converts it into data by data conversion circuits 21-25, and transmits the data from a data transmission circuit 32 through an antenna 33 by a control part 31.例文帳に追加

データ収集・送信回路３０は、複数の音響センサ１１〜１５のそれぞれが異なる音に共振することにより、全帯域内の異なる周波数帯域ごとの音のみを検出し、データ変換回路２１〜２５でデータに変換し、制御部３１によりデータ送信回路３２からアンテナ３３を介して送信する。 - 特許庁

In an output circuit (6) that converts read parallel data into serial data to output the data, among a plurality of serially connected storage circuits operated in synchronization with clock signals for data conversion, a first storage circuit constitutes a storage stage by one latch (33 and 24, 34 and 24), and other storage circuits constitute storage stages by master and slave latches (30, 31, and 32).例文帳に追加

読み出したデータを並列から直列に変換して出力する出力回路（６）における、データ変換を行なうための夫々クロック信号に同期動作する直列された複数の記憶回路のうち、第１の記憶回路は１個のラッチ（３３と２４、３４と２４）によって記憶段を構成し、その他の記憶回路はマスタラッチとスレーブラッチ（３０，３１，３２）によって記憶段を構成する。 - 特許庁

The 8-bit data bits converted by the A/D conversion circuits 144 are supplied to eight pixels 110, which in turn correspond to the crossings of the selected scanning lines 112 and selected 8 data lines 114, through the 8 data lines.例文帳に追加

選択される走査線１１２と選択される８本のデータ線１１４との交差に対応する８個の画素１１０に対し、Ａ／Ｄ変換回路１４４によって変換された８ビットのデータビットは、選択される８本のデータ線を介して供給される。 - 特許庁

The driver IC 5 is provided with conversion circuits cascade-connected with a serial data line and a clock data line from the controller 3 respectively and converting the serial signals and parallel signals from the controller 3 respectively, and a driving circuit actuating the light emitters.例文帳に追加

ドライバＩＣ５は、コントローラ３から、それぞれシリアルデータ線およびクロックデータ線がカスケード接続され、それぞれコントローラ３からのシリアル信号とパラレル信号とを変換する変換回路と、発光体を動作させる駆動回路とを有する。 - 特許庁

Phase/speed detection circuits (5A, 5B, 6 to 8) remove noise components from the A- and B-phase sine-wave signals, convert them into A/D conversion data, and determine a phase to determine the phase and speed of the rotating body.例文帳に追加

位相・速度検出回路（５Ａ，５Ｂ，６〜８）は、Ａ，Ｂ相の正弦波信号からノイズ成分を除去し、Ａ／Ｄ変換データに変換し、位相を求めて回転体の位相・速度を求める。 - 特許庁

The data conversion table is also selected by an external control signal for selecting the sensors, so that a common EEPROM 10 and its surrounding circuits can be used for the plural kinds of sensors.例文帳に追加

センサ選択のための外部制御信号により、そのデータ変換テーブルをも選択するようにし、複数種類のセンサに対して共通のＥＥＰＲＯＭ及びその周辺回路を用いることができる。 - 特許庁

Pieces of the image data in the memories 9a to 9c are converted into analog signals through D/A conversion circuits 12a to 12c, the image signals are converted into optical information and projected on a screen by a projection display 13.例文帳に追加

Ｄ／Ａ変換回路１２ａ〜１２ｃは、メモリ９ａ〜９ｃの画像データをアナログ信号に変換し、投射型ディスプレイ装置１３は、画像信号を光情報に変換してスクリーンに投射する。 - 特許庁

To provide a transmission apparatus capable of improving the frequency utilizing efficiency (data transmission efficiency) without the need for provision of a plurality of time/frequency region conversion circuits each requiring a large circuit scale such as DFT (Discrete Fourier Transform).例文帳に追加

送信機において、ＤＦＴのような回路規模の大きな時間／周波数領域変換回路を複数必要とすることなく、周波数利用効率（データ伝送効率）を向上できるようにする。 - 特許庁

A decision-by-majority comparing circuit 51 for comparing data outputted from the circuits 25, 35 and 45 by decision by majority and a three-dimensional conversion circuit 52 for converting the output signal of the video camera 11 into the signal of a three-dimensional conversion image are arranged.例文帳に追加

ずれ量比較回路２５、３５、４５から出力されるデータの多数決比較を行う多数決比較回路５１と、この多数決比較回路５１の出力により、ビデオカメラ１１の出力信号を３次元化画像の信号とする３次元化回路５２とを設ける。 - 特許庁

A sample hold signal conversion circuit group 4 is equipped with a plurality of data transfer circuits which transfer n bits every n columns (n≥2) of a pixel array in the digital data of a predetermined number of bits which is converted by each of a plurality of analog-to-digital converters according to the column selection signals by using one data line.例文帳に追加

サンプルホールド信号変換回路群４は列選択信号に従って、複数のアナログデジタル変換器のそれぞれが変換した所定ビット数のデジタルデータのうち画素アレイのｎ列（ｎ≧２）毎のｎビットを１本のデータ線を用いて転送する複数のデータ転送回路を備える。 - 特許庁

Each of the logic circuits LC0-LC2 of the RPU/DMA channel controller 22 outputs the pixel data of the magnified image data inputted from the resolution conversion processing part 21 to DMA channels CH0-CH2 in accordance with the relevant transfer permission signal.例文帳に追加

ＲＰＵ・ＤＭＡチャンネルコントローラ２２の各論理回路ＬＣ０ないしＬＣ２は、当該転送許可信号に応じて解像度変換処理部２１から入力された拡大画像データの画素データをＤＭＡチャンネルＣＨ０ないしＣＨ２に出力する。 - 特許庁

In the drive circuit area 3, a group of digital/analog conversion circuits provided in correspondence with each dot and driving the active elements by converting the drive data corresponding to the dots into analog values respectively, and a wiring pattern for providing a gradation reference voltage to the digital/analog conversion circuit according to each corresponding color.例文帳に追加

駆動回路領域３には、各ドットに対応して設けられ、それぞれドットに対応する駆動データをアナログ値に変換して能動素子を駆動する一群のデジタル／アナログ変換回路と、対応する色別に、デジタル／アナログ変換回路に階調基準電圧を与える配線パターンとを設ける。 - 特許庁

A judgement circuit 27 as a switch circuit bypassing bit conversion circuits 23 and 25 arranged in a route at the time of a regular processing, a second clock exchange FIFO 28 and a selector 29 are installed at the time of repeating data.例文帳に追加

データリピート時には、通常処理時の経路に配置されたビット変換回路２３および２５をバイパスさせる切替回路としての判定回路２７、第２のクロック乗換用ＦＩＦＯ２８およびセレクタ２９を設ける。 - 特許庁

By write voltage control circuit 109, voltages of the bit lines are set based on the conversion data successively input by latch circuits 105 and on array edge voltages output from an array terminal voltage control circuit 108.例文帳に追加

書き込み電圧制御回路１０９は、ラッチ回路１０５で順次入力された変換データと、アレイ端電圧制御回路１０８から出力されたアレイ端電圧とに基づいて、ビット線の電圧値を設定する。 - 特許庁

In a data determination circuit 20 having pipeline A/D conversion circuits 601 and 602, in accordance with a determination result output from pipeline stages 602 (first stage, second stage) of at least two higher bits of the pipeline A/D conversion circuit, the pipeline A/D conversion circuit stops the operation of pipeline stages 602 (third stage, ..., Nth stage) of subsequent lower bits.例文帳に追加

パイプライン型Ａ／Ｄ変換回路６０１，６０２を有するデータ判定回路２０であって、前記パイプライン型Ａ／Ｄ変換回路は、該パイプライン型Ａ／Ｄ変換回路における少なくとも上位２ビットのパイプラインステージ６０２（1st stage, 2nd stage）から出力される判定結果に応じて、それよりも下位ビットのパイプラインステージ６０２（3rd stage, …， Nth stage）の動作を停止する。 - 特許庁

And data is converted to serial data by parallel-serial conversion circuits P-Se and P-So and successively outputted synchronizing with rise and fall of a basic clock CLK by a multiplexer MUX, and applied to a NMOS transistor NTR of an open drain output circuit.例文帳に追加

そして、パラレル−シリアル変換回路Ｐ−Ｓｅ及びＰ−Ｓｏでシリアルデータに変換してマルチプレクサＭＵＸで基本クロックＣＬＫの立上りと立下りに同期して順次出力し、オープンドレイン出力回路のＮＭＯＳトランジスタＮＴＲに印加する。 - 特許庁