「drams」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Countervailing Measures by the United States and EU on Korean DRAMs (DS296, DS299)例文帳に追加

米国及びEUによる韓国産DRAMに対する相殺関税措置（DS296，DS299） - 経済産業省

a unit of weight equal to one sixteenth of a pound or 16 drams or 28.349 grams 例文帳に追加

16分の1ポンドまたは16ドラムまたは28.349グラムと等しい重さの単位 - 日本語WordNet

The selection and control means successively turns the m DRAMs to a refresh state at a time and turns the remaining n DRAMs to the readable state during the time.例文帳に追加

選択制御手段は、一度にｍ個のＤＲＡＭを順次リフレッシュ状態として、その間残りのｎ個のＤＲＡＭを読出し可能な状態とする。 - 特許庁

To satisfy interchangeability of DRAMs in a semiconductor memory including a gain cell.例文帳に追加

ゲインセルを含む半導体記憶装置においてＤＲＡＭ互換性を満足させる。 - 特許庁

The technology makes these DRAMs virtually immune to radiation-induced errors. 例文帳に追加

その技術により, これらの DRAM では宇宙線によるエラーは事実上起こらない - 研究社 英和コンピューター用語辞典

The (n+m) DRAMs and a selection control means for selecting and controlling the DRAM for performing read and the DRAM for performing refresh among the (n+m) DRAMs are provided.例文帳に追加

（ｎ＋ｍ）個のＤＲＡＭと、（ｎ＋ｍ）個のＤＲＡＭのうち、読出しを行うＤＲＡＭ及びリフレッシュを行うＤＲＡＭを選択して制御する選択制御手段とを備える。 - 特許庁

A semiconductor storage device is provided with a memory module 30 loaded with DRAMs 10 and an SPD (EEPROM) 20 and storing the defective address information of the DRAMs 10 in the SPD 20 and a memory controller 40 for reading out the defective address information from the SPD 20 and transferring the defective address information to the DRAMs 10.例文帳に追加

ＤＲＡＭ１０、ＳＰＤ（ＥＥＰＲＯＭ）２０が搭載されるとともに、ＳＰＤ２０にＤＲＡＭ１０の不良アドレス情報が格納されたメモリモジュール３０と、不良アドレス情報をＳＰＤ２０から読み出してＤＲＡＭ１０に不良アドレス情報を転送するメモリコントローラ４０と、を備える。 - 特許庁

The microprocessor 102 and DRAMs 103 to 105 can be separated oppositely without increasing the overall area by arranging the protection circuits 107, 110 in a clearance between the microprocessor 102 and the DRAMs 103 to 105.例文帳に追加

マイクロプロセッサ１０２とＤＲＡＭ１０３〜１０５との間隙に各保護回路１０７，１１０を配置することで、全体の面積を増加させることなくマイクロプロセッサ１０２とＤＲＡＭ１０３〜１０５とを離反させる。 - 特許庁

To provide a module control circuit which can reduce unnecessary current consumption by respectively controlling a plurality of DRAMs provided in a semiconductor module or by controlling the DRAMs for each group.例文帳に追加

半導体モジュールに備えられた複数のＤＲＡＭをそれぞれ制御するか、またはグループ別に制御することにより、不要な電流消費を低減できるようにしたモジュール制御回路を提供すること。 - 特許庁

The memory module 450 includes a plurality of dynamic random access memories (DRAMs) 452 and a fault storage unit 454.例文帳に追加

メモリモジュール４５０は、複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）４５２および故障記憶ユニット４５４を備える。 - 特許庁

To provide a precharge technique for an integrated circuit device incorporating a DRAM apparatus and other mixed DRAMs.例文帳に追加

ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置におけるプリチャージ技術を提供する。 - 特許庁

Based on this fact, the Japanese Government imposed countervailing duties of 27.2 % on imports of DRAMs produced by Hynix.例文帳に追加

このため、2006年１月27日より韓国産ハイニックス社製DRAMに対して27.2％の相殺関税を賦課している。 - 経済産業省

Moreover, the figures of the wind god with futai (packing) in both hands, and the thunder god with tenko (thunder drams) around are also very original. 例文帳に追加

また、風袋を両手にもつ風神、天鼓をめぐらした雷神の姿も極めて独創的だ。 - Wikipedia日英京都関連文書対訳コーパス

Because of this, the layout areas of memories such as large-capacity DRAMs are optimized and their production cost can be reduced.例文帳に追加

これにより、大容量のＤＲＡＭ等のメモリにおいてレイアウト面積が最適化され、コストダウン効果が得られる。 - 特許庁

To allow a memory hub permit a graphics processor to access random access memories such as dynamic random access memories (DRAMs).例文帳に追加

メモリハブがグラフィックス処理装置にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などランダムアクセスメモリへのアクセスを提供すること。 - 特許庁

The flash ROM emulator includes a plurality of DRAMs such as mirrored DDR2-SDRAMs, and reads out data from un-refreshed DRAM among the plurality of DRAMs according to a read request from a processor or external devices.例文帳に追加

フラッシュＲＯＭエミュレータは、ミラーリングされている複数のＤＤＲ２−ＳＤＲＡＭ等のＤＲＡＭを備え、プロセッサおよび外部装置からのリード要求に対して複数のＤＲＡＭのうちリフレッシュをしていないものからデータを読み出す。 - 特許庁

To decrease the number of external terminals for the inspection of the semiconductor device where DRAMs and logic circuits are mounted.例文帳に追加

複数のＤＲＡＭとロジック回路とを搭載した半導体装置における検査のための外部端子数を低減する。 - 特許庁

a British imperial unit of capacity or volume (liquid or dry) equal to 8 fluid drams or 28.416 cubic centimeters (1.734 cubic inches) 例文帳に追加

英国制定の容積や体積の単位（液体または乾物）で8液量ドラムや28.416立方センチメートル（1.734立方インチ）と同じ - 日本語WordNet

Though not yet used in a product, IBM's amalgamation of SOI (silicon-on-insulator) and 0.15 um copper process makes embedded DRAMs feasible. 例文帳に追加

まだ製品には使われていないとはいえ, IBM社のSOIと0.15ミクロン銅配線技術の融合は, 埋め込み型DRAMを可能にする. - コンピューター用語辞典

Since the data signal provided via the data wiring and a clock/command address signal provided via the clock wiring/command address wiring are transmitted and received in the DRAMs and the MC at distinct timing, circuits for matching the timing are arranged in the DRAMs and the MC.例文帳に追加

データ配線を通して与えられるデータ信号と、クロック配線／コマンド・アドレス配線を通して与えられるクロック／コマンド・アドレス信号とは、異なるタイミングでDRAM及びMCにおいて送受されるから、タイミングを整合する回路をDRAM及びMCに設ける。 - 特許庁

An image processing controller includes a plurality of DRAMs requiring a refresh operation, a storage means for storing an individual transition time for effecting the transition of each of the DRAMs to self-refresh, a monitoring means for monitoring access to the DRAMs, and a memory control means for making the DRAM non-accessed within the transition time to perform self-refresh accompanied by the suspension of the supply of an operation clock.例文帳に追加

リフレッシュ動作を必要とする複数のＤＲＡＭと、前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記ＤＲＡＭに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する。 - 特許庁

Between the DRAMs and the buffer on the memory module, high-speed data transmission is implemented using data phase signals synchronous with clocks.例文帳に追加

メモリモジュール上のＤＲＡＭとバッファとの間では、クロックに同期したデータフェーズ信号を使用して、高速でデータ伝送が行われる。 - 特許庁

To obtain a device where DRAMs are mixedly mounted that can improve speed margin characteristic and at the same time can avoid deterioration in refresh characteristic, and to obtain the manufacturing method of the device.例文帳に追加

速度マージン特性を向上できるとともに、リフレッシュ特性の劣化を回避できるＤＲＡＭ混載デバイスとその製造方法を得る - 特許庁

Two double data rate DRAMs are used in order to double band width in accordance with the throughput of increased data.例文帳に追加

本発明の一つの局面では、増加したデータのスループットに対して帯域幅を２倍にするために２つのブル・データ・レートＤＲＡＭを使用する。 - 特許庁

A printed board 2 of a DIMM on which a plurality of DRAMs 5 are packaged is extended upwards, and a rectangular hole 3 is formed at the upper part of the printed board 2.例文帳に追加

ＤＲＡＭ５が実装されているＤＩＭＭのプリント基板２が上方向に延長され、プリント基板２の上部には、長方形の穴３が設けられている。 - 特許庁

To provide a semiconductor memory module in which it is suppressed that a plurality of DRAMs enter simultaneously into a refresh-mode and a large peak current flows and stable operation can be performed.例文帳に追加

複数のＤＲＡＭが一斉にリフレッシュモードに入って大きなピーク電流が流れるのを抑制し、安定動作が可能な半導体メモリモジュールを提供する。 - 特許庁

To provide a technique for applying a silicide layer to a diffusion layer on a semiconductor substrate in a semiconductor integrated-circuit device having a logic and DRAMs.例文帳に追加

ロジックとＤＲＡＭとを備えた半導体集積回路装置において、半導体基板の拡散層にシリサイド層を適用することのできる技術を提供する。 - 特許庁

A semiconductor integrated circuit 100 is provided with semiconductor storage devices 150A to 150X composed of DRAMs and an output switching circuit 160.例文帳に追加

半導体集積回路装置１００は、複数のＤＲＡＭからなる半導体記憶装置１５０Ａ〜１５０Ｘと、出力切換回路１６０とを備えている。 - 特許庁

The fault storage unit 454 includes a non-volatile memory configured to store entries pertaining to faults in the plurality of DRAMs 452 on the memory module 450.例文帳に追加

故障記憶ユニット４５４は、そのメモリモジュール４５０上の複数のＤＲＡＭ４５２の故障に関連するエントリを記憶するように構成された不揮発性メモリを備える。 - 特許庁

To reduce the number of access cycles unprecedentedly by reducing an overhead at processing across rendering blocks in graphics processing using DRAMs as a frame buffer.例文帳に追加

ＤＲＡＭをフレームバッファとして用いてグラフィックス処理を行う場合に、描画ブロックを跨る処理の際のオーバーヘッドを減らし、アクセスサイクル数を従来よりも削減する。 - 特許庁

Clock signals inverted from each other are input to ck terminals of two 32-bit DRAMs 80 and 90 wired OR-connected to a data bus of 32-bit width.例文帳に追加

３２ｂｉｔ幅のデータバスにワイヤードオア接続された２つの３２ｂｉｔのＤＲＡＭ８０，９０のｃｋ端子には、互いに反転したクロック信号が入力されている。 - 特許庁

In order to adjust the data output timing of the DRAMs 15a and 15b and the SRAM 16, a data output register 25 is provided on the output side of the SRAM 16.例文帳に追加

ＤＲＡＭ１５ａ，１５ｂとＳＲＡＭ１６とのデータ出力タイミングを合わせるために、ＳＲＡＭ１６の出力側に、データ出力用レジスタ２５が設けられている。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

To provide a control device and method for an active termination resistor, capable of controlling an on/off state of the active termination resistor of a DRAM irrespective of an operation mode of DRAMs mounted in a memory module.例文帳に追加

メモリモジュールに装着されたＤＲＡＭの動作モードにかかわらずＤＲＡＭの能動終端抵抗のオン／オフを制御できる能動終端抵抗の制御装置及び方法を提供する。 - 特許庁

A pattern, such as a transistor for DRAMs, is formed in a chip region 121 on a silicon substrate 101, and first and second CMP monitor patterns 127B and 127C are formed in a scribe region 124.例文帳に追加

シリコン基板１０１のチップ領域１２１にＤＲＡＭ用のトランジスタ等のパターンを形成し、スクライブ領域１２４に第１，第２ＣＭＰモニタパターン１２７Ｂ，１２７Ｃを形成する。 - 特許庁

To provide a semiconductor storage device that can form highly integrated DRAMs through fewer steps and with a smaller cell area, and a manufacturing method for the same.例文帳に追加

半導体記憶装置に係り、特に、高集積化されたＤＲＡＭを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a capacitor capable of securing a capacitance level required by next generation DRAMs with sub-70 nm metal wiring and favorable leakage current characteristics, and a method for fabricating the same.例文帳に追加

７０ｎｍ以下の金属配線を有する次世代ＤＲＡＭで要求される容量および良好な漏れ電流特性を確保できるキャパシタ及びその製造方法を提供する。 - 特許庁

An external connection terminal 106 and a microprocessor 102 are connected through a processor protection circuit 107 and an external connection terminal 106, and DRAMs 103, 104 are connected through a memory protective circuit 110.例文帳に追加

プロセッサ保護回路１０７を介して外部接続端子１０６とマイクロプロセッサ１０２とを接続し、メモリ保護回路１１０を介して外部接続端子１０６とＤＲＡＭ１０３，１０４とを接続する。 - 特許庁

To provide a printer which is provided with a controller capable of mounting at least two kinds of DRAMs different in data transfer band and is operated at high speed even in a state that any DRAM is mounted on the controller.例文帳に追加

データ転送帯域の異なる少なくとも２種のＤＲＡＭを装着可能なコントローラを備え、いずれのＤＲＡＭがコントローラに装着されている状態でも高速に動作する印刷装置を、提供する。 - 特許庁

Thereby, as read-out information to a data line coincides with a logical value in the case of write-in for the storage node, write-in for the storage node can be performed again as it is, and interchangeability of the DRAMs is satisfied.例文帳に追加

それによりデータ線への読み出し情報は、上記記憶ノードへの書き込みの場合の論理値と一致するため、そのまま記憶ノードへの再書き込みが可能となり、ＤＲＡＭ互換性を満足する。 - 特許庁

To provide a refresh control circuit for a DRAM in which REF timing is controlled so that a peak current when the DRAM is refreshed is controlled effectively when a plurality of the DRAMs exist.例文帳に追加

ＤＲＡＭが複数存在する場合において、ＤＲＡＭをリフレッシュする際のピーク電流を効果的に抑制するようにＲＥＦタイミングを制御することのできるＤＲＡＭのリフレッシュ回路を提供する。 - 特許庁

The investigation showed that the support for Hynix constituted a governmental subsidy and the importation of the subsidized DRAMs caused material injury to the Japanese industry.例文帳に追加

その結果、ハイニックス支援措置が政府の補助金に該当し、また、当該補助金の交付を受けたハイニックス社製品の輸入により本邦産業に損害が発生しているという事実が認められた。 - 経済産業省

When image data stored in DRAMs 6103 and 6104 are subjected to rotation processing, the image data are previously treated by the block, and the image data for one block are transmitted to EDIT 6147.例文帳に追加

６１０３／６１０４ＳＤＲＡＭ（メモリ）に格納されている画像データに回転処理を行うときに、前記画像データは予めブロック単位に扱われており、１つのブロック分の画像データが６１４７ＥＤＩＴに送信される。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁

The body regions of the transistors Qn1, Qn2, Qp1, Qp2, Qpc, Qe, Qb, Qd, Qm, Qio in a sense amplifier 20, a precharger circuit 23, bit line selector circuits 26A and 26B, a memory cell 27, a dummy cell 28, and a column selector circuit 29 for DRAMs are electrically fixed.例文帳に追加

ＤＲＡＭのセンスアンプ２０、プリチャージ回路２３、ビット線選択回路２６Ａ，２６Ｂ、メモリセル２７、ダミーセル２８およびコラム選択回路２９におけるトランジスタＱｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐｃ，Ｑｅ，Ｑｂ，Ｑｄ，Ｑｍ，Ｑｉｏのボディ領域を電気的に固定した。 - 特許庁