「input phase」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

Whether an input signal is a copy guard signal or not is detected and only a horizontal synchronizing signal is extracted during the period of detection, so that the effect of a phase comparator circuit is suppressed, the phase disturbance of the horizontal PLL is minimized and the distortion of an effective video signal part on the upper part of a picture is minimized.例文帳に追加

コピーガード信号かどうかを検出して、その期間に水平同期信号のみを抜き取り位相比較回路の影響を抑え、水平ＰＬＬの位相乱れを最小に抑え、有効映像信号部の画面上部の歪みを最小に抑える。 - 特許庁

The modulator of phase shift modulation type for performing a data modulation by using a phase difference between the I/Q channels comprises a plurality of data shifting means 40A, 40B, and 41 for adjusting each delay of I/Q channel digital data at each input terminal of the I/Q channels.例文帳に追加

Ｉ／Ｑチャネル間の位相差を利用して、データ変調を行う位相偏移変調方式の変調器において、前記Ｉ／Ｑチャネルの入力端にＩ／Ｑチャネルデジタルデータの遅延を調節するためのデータシフティング手段４０Ａ、４０Ｂ、４１を備える。 - 特許庁

When the input signal is divided into groups, grouping is performed, in such a way that at least one or more pilot sub carrier signals are contained in each group, and the phase correction of the data sub carrier is performed, on the basis of phase rotation amounts of pilot sub carrier signals contained in the same group.例文帳に追加

グループ分けの際には、各グループにつきパイロットサブキャリア信号が少なくとも１つ以上含まれるようにグループ分けを行い、データサブキャリアの位相補正は、同一のグループに含まれるパイロットサブキャリア信号の位相回転量に基づいて行う。 - 特許庁

And the miniature metal melting furnace is miniaturized and made light and commercial three-phase input can be converted to single-phase output by using a high-frequency inverter and a high-frequency isolation transformer, the crucible can be heated by a single electrical heating element, and hence electric wiring can be simplified.例文帳に追加

また、高周波インバータと高周波絶縁トランスを使用することにより、小型軽量化と商用３相入力から単相出力に変換でき、１本の発熱体でルツボを加熱できるようになり、電気配線の単純化が可能となった。 - 特許庁

When the difference of a value between the lower limit value and upper limit value of the refractive index of the first region and the refractive index of the second region and the product of the optical path length of the first region are converted into phase of input light, the phase is an even multiple of π.例文帳に追加

前記第１領域の屈折率の下限値から上限値の間のいずれかの値と前記第２領域の屈折率との差と、前記第１領域の光路長との積を、前記入力光の位相に換算した場合、該位相がπの奇数倍である。 - 特許庁

A measuring auxiliary part 240 forms a phase output waveform Vp comprising the phase shift of measuring input voltage Vi and measuring output voltage |Vo| and the peak output waveform |Vo| of measuring output voltage to perform the impedance analysis of the piezoelectric element 136.例文帳に追加

そして、測定補助部２４０が測定入力電圧Ｖｉと測定出力電圧Ｖｏの位相のずれからなる位相出力波形Ｖｐ及び測定出力電圧のピーク出力波形｜Ｖｏ｜を生成して、各圧電素子１３６のインピーダンス解析を行う。 - 特許庁

A three-phase AC-DC converting circuit 3, a capacitor 6, and a three-phase DC-AC converting circuit 7 are connected in order between the first and second AC input terminals 1a and 1b and the first and second AC output terminals 2a and 2b.例文帳に追加

第１及び第２の交流入力端子１ａ、１ｂと第１及び第２の交流出力端子２ａ、２ｂとの間に単相交流−直流変換回路３とコンデンサ６と単相直流−交流変換回路７とを順次に接続する。 - 特許庁

The ACR (adaptive clock recovery) subsystem processes an input phase signal indicative of jittery packet arrival times to generate a relatively smooth and bounded output phase signal that can be used to generate a relatively stable recovered clock signal.例文帳に追加

ＡＣＲ（適応クロック回復）サブシステムが、ジッタのあるパケット着信時間を示す入力位相信号を処理して、比較的安定した、回復されたクロック信号を生成するのに使用され得る、比較的平滑で、範囲が限られた出力位相信号を生成する。 - 特許庁

A phase difference is calculated by subjecting two input signals R and M to clock division at an R-signal clock division circuit 101 and an M signal clock division circuit 102 and performing an exclusive OR of the two clock-divided signals with a phase difference output circuit 103.例文帳に追加

二つの入力信号Ｒ，ＭをＲ信号分周回路１０１及びＭ信号分周回路１０２で分周し、位相差出力回路１０３で二つの分周信号の排他的論理和をとることにより分周信号の位相差を算出する。 - 特許庁

The phase angles of half waves of positive polarity and negative polarity from a commercial AC power supply E are respectively controlled in the range reducing the generation of the higher harmonic and averaged, so that an input corresponding to the phase angle range liable to generate the higher harmonic can be set.例文帳に追加

商用交流電源Ｅの正極性および負極性の半波をそれぞれ高調波の発生の少ない範囲で位相角制御し、平均化することにより高調波の発生しやすい位相角範囲に対応する入力を設定できる。 - 特許庁

To provide a matrix type display device in which the frequency and the phase of a sampling clock given to an A/D converter circuit are automatically adjustable to an optimum frequency and an optimum phase corresponding to the kind of an input image signal.例文帳に追加

この発明は、Ａ／Ｄ変換回路に与えるサンプリングクロックの周波数および位相を、入力映像信号の種類に応じた最適な周波数および位相に自動的に調整することができるマトリクス型ディスプレイ装置を提供することを目的とする。 - 特許庁

The majority phase decision circuit 5 applies time series majority decision to phase comparison outputs, to decide a clock having a level transition timing in the middle of a level transition timings adjacent to each other in input data from the data identified by clocks with different phases.例文帳に追加

多数決位相決定回路5は位相比較出力の時系列の多数決により、異なる位相のクロックで識別されたデータの中から入力データの互いに隣接するレベル遷移タイミングの中央部にレベル遷移タイミングを有するクロックを決定する。 - 特許庁

A phase difference between first baseband signals (I, Q) which are input and second baseband signals (I', Q') which are obtained by demodulating the feedback signal of wireless signal output from a power amplifier by a first carrier wave is detected by a phase difference detector 10.例文帳に追加

入力される第１ベースバンド信号（Ｉ，Ｑ）と、電力増幅器の無線信号出力の帰還信号を第１搬送波信号により復調して得られる第２ベースバンド信号（Ｉ’，Ｑ’）との位相差が位相差検出器１０において検出される。 - 特許庁

The up/down counter device 10 outputs an up/down state signal (C) from two-phase pulse signals (A), (B) input to an up/down decoder 12 and generates a decoder pulse signal (D) synchronized with each of change points of the two-phase pulse signals.例文帳に追加

アップダウンカウンタ装置１０は、ＵＰ／ＤＯＷＮデコーダ１２に入力された２相パルス信号（Ａ），（Ｂ）からＵＰ／ＤＯＷＮステート信号（Ｃ）を出力するとともに、２相パルス信号の各変化点に同期したデコーダパルス信号（Ｄ）を発生させる。 - 特許庁

A first capacitor (capacitor for smoothing) 2a is connected between output terminals of a rectifying circuit 2 having an alternating current power supply 1 as an input, a three-phase inverter 3 is connected in parallel with the first capacitor 2a, and an output of the three-phase inverter 3 is supplied to a motor 4.例文帳に追加

交流電源１を入力とする整流回路２の出力端子間に第１コンデンサ（平滑用コンデンサ）２ａを接続し、第１コンデンサ２ａと並列に３相インバータ３を接続し、３相インバータ３の出力をモータ４に供給している。 - 特許庁

A rear-stage processing circuit comprising an intermediate stage 42 and an output stage 43 is provided with a phase compensation capacitor element C1, and performs an output following the variation of a differential input by charging and discharging the phase compensation capacitor element C1 by the constant current source IS1.例文帳に追加

中間段４２と出力段４３からなる後段処理回路は、位相補償容量Ｃ１を有し、定電流源ＩＳ１を介して位相補償容量Ｃ１を充放電させることにより差動入力の変動に追従した出力を行う。 - 特許庁

The drive signal (a) and (b) for driving the inverter from the driving pulse generating unit 17 is input to the timer counter 15, and a phase difference and a cycle is discriminated by a discriminating circuit, and in the case of the phase difference and the cycle within a regulated range, the rotation confirming signal is output.例文帳に追加

一方駆動パルス発生部１７からのインバータ駆動用のドライブ信号ａ及びｂが、タイマカウンタ１５に入力され、その位相差および周期が判別回路で判別され、共に規定範囲内である場合に回転確認信号を出力する。 - 特許庁

The frequency amplitude due to the fluctuations in the angular velocity in the output gear is set so as to make minimum a phase by meshing of the output gear with the intermediate gear 2 in this side thereof by one, and a phase by meshing thereof with the input gear 3 in this side thereof by two.例文帳に追加

出力ギアと１つ手前のギアである中間ギア２との噛合による位相と、２つ手前のギアである入力ギア３との噛合による位相とが、出力ギアの角速度の変動による周波数振幅が最小となるように設定される。 - 特許庁

To provide an automatic transmission control device for starting the control of an inertia phase in such a state that hydraulic pressure sufficiently rises with the hydraulic control (sweep control) of a torque phase even under the conditions of generating the bounding phenomenon of an input shaft rotating speed of a shift gear mechanism for an automatic transmission.例文帳に追加

自動変速機の変速歯車機構の入力軸回転速度のバウンド現象が発生する条件下でも、トルク相の油圧制御（スイープ制御）により油圧を十分に上昇させた状態でイナーシャ相制御を開始できるようにする。 - 特許庁

The timing control circuit device is constituted of a rough timing control circuit CDLL11 for roughly adjusting a phase difference between an input clock signal and an output clock signal, a fine timing control circuit FDLL11 for finely adjusting the phase difference and a rough/fine conversion circuit CONV11 for transmitting a clock signal from the circuit CDLL11 to the circuit FDLL11.例文帳に追加

入力クロック信号と出力クロック信号の位相差を粗調整する粗調タイミング制御回路CDLL11と位相差を微調整する微調タイミング制御回路FDLL11とCDLL11からFDLL11へクロック信号を伝達する粗調微調変換回路CONV11から構成される。 - 特許庁

The PLL circuit has a voltage control oscillator 14 for generating the feedback clock signal of a frequency corresponding to a control amount, and a differential control circuit 18 for detecting a phase difference between an input signal and the feedback clock signal and outputting the control amount corresponding to the phase difference.例文帳に追加

ＰＬＬ回路は、制御量に応じた周波数の帰還クロック信号を生成する電圧制御発振器１４と、入力信号と帰還クロック信号の位相差を検出して、位相差に応じた制御量を出力する差分制御回路１８とを有する。 - 特許庁

This three-phase inverter, with a current detecting function, involves a one-chip semiconductor switching device 4 for detecting a current between one end 10 of a DC power source 7 and one terminal 8 of the DC input terminals of a three-phase inverter circuit 1.例文帳に追加

本発明の電流検出機能付き三相インバータ装置によれば、直流電源７の一端１０と三相インバータ回路１の直流入力端子の一方８との間に電流検出用の１チップの半導体スイッチング素子４が介設される。 - 特許庁

Even if a power source (60) generates an output of lowered voltage level, since at least a part of the input signal to be referenced can be maintained at a level that is the same as or exceeding the operating threshold (V_TH) for the phase comparator (8) by the addition circuit (13), then the phase comparator (8) normal operation is maintained.例文帳に追加

電源(60)の出力電力が低下しても、補助回路(13)により被比較入力信号の少なくとも一部は、位相比較回路(8)の動作閾値(V_TH)に達するか又はこれを超えるレベルに達するので、位相比較回路(8)は、正常な動作を維持する。 - 特許庁

To quickly adjust the phase deviation of an output signal of a local oscillator from a carrier wave of an input signal in an OFDM receiver for the digital quadrature demodulation and reduce the bit error of a demodulated signal based on the phase deviation.例文帳に追加

デジタル直交復調を行うＯＦＤＭ受信機において、入力信号の搬送波とＯＦＤＭ受信機内の局部発振器の出力信号の位相ずれを迅速に調整し、位相ずれに基づく復調信号の符号の誤りを低減させる。 - 特許庁

To solve a problem in which the sampled value of ICLK becomes unstable with a slight change in a DATA duty ratio, and the malfunction of a PLL circuit occurs when a phase control is carried out on the basis of the result of a phase comparison between input signal DATA and clock signal ICLK.例文帳に追加

入力信号ＤＡＴＡとクロック信号ＩＣＬＫとの位相比較結果に基づいて位相制御を行うと、ＤＡＴＡのデューティ比の僅かな変化に対して周波数検出の際のＩＣＬＫのサンプリング値が不安定となり、誤動作が生じる。 - 特許庁

A selecting circuit 211 selects an input variable-frame synchronizing signal 210 of a variable frame rate and outputs it as a synchronizing signal to be used for imaging to a drive circuit 212 when the phase lock signal 208 indicates that the two signals are in phase with each other.例文帳に追加

選択回路２１１は、位相ロック信号２０８が２つの信号の位相の一致を示している場合に、入力された可変フレームレートのバリアブルフレーム同期信号２１０を選択し、撮像に用いる同期信号として駆動回路２１２へ出力する。 - 特許庁

The liniac 4 comprises serially-connected two accelerating tubes 6, 7 to accelerate the electron beam, and a phase shifter 11 to adjust the energy of electron beam by adjusting the relative phase of high frequency wave input into these accelerating tubes 6, 7.例文帳に追加

電子線を加速する直列に接続された２つの加速管６，７を設け、これらの加速管６，７に入力される高周波の相対的な位相を調整することにより電子線のエネルギーを調整するフェーズシフタ１１を設けてリニアック４を構成した。 - 特許庁

When multi-phase AC power is supplied from a multi-phase AC power source E1 to the end parts P11 to P13 and all the switches SG1 to SG3 are made nonconductive, the windings L1 to L3 are functioned as an input reactor to a power converter 3.例文帳に追加

また、端部Ｐ１１〜Ｐ１３に多相交流電源Ｅ１からの多相交流電力を与え、スイッチＳＧ１〜ＳＧ３の全てを非導通とした場合、巻線Ｌ１〜Ｌ３を電力変換器３についての入力リアクトルとして機能させることができる。 - 特許庁

Original signals a, c and phase shift signals b, d phase-shifted by ±π/2 are generated from an input frequency signal f and an output multiplication signal nf, mixing circuits 16 (17) mixes these signals and a summing amplifier 18 sums the mixed signals to output an output frequency signal fOUT.例文帳に追加

入力周波数信号ｆと出力逓倍信号ｎｆとから、原信号ａ、ｃと、±π／２の位相シフトした位相シフト信号ｂ、ｄを作り、ミキシング回路１６、１７でミキシング、サミングアンプ１８で加算して出力周波数信号ｆＯＵＴを出力する。 - 特許庁

To detect abnormality in a CT circuit, discriminating it from abnormality in a main circuit in view of system, even if abnormality, such as wire breaking, etc., occurs in any phase of any circuit of the above two circuits, in a protective relay system for electric power equipment which includes two circuits of three-phase CT input circuits from CT provided in each phase of a power equipment main circuit.例文帳に追加

電力機器主回路の各相に設けられたＣＴからの３相ＣＴ入力回路を２回路有する電力機器の保護リレーシステムにおいて、前記２回路の何れの回路の何れの相で断線等の異常が発生してもＣＴ回路異常を主回路異常とシステム上区別して検出することができるようにする。 - 特許庁

In the synchronous detection circuit for carrying out a full-wave rectification process and a smoothing process by using a switched capacitor circuit, supplying form of two-phase clock to a singel switched capacitor circuit is switched according to an input signal so that the single switched capacitor circuit can function selectively as a positive phase integrator and an opposite phase integrator in this constitution.例文帳に追加

スイッチドキャパシタ回路を用いて両波整流処理及び平滑処理を行う同期検波回路において、単一のスイッチドキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチドキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成する。 - 特許庁

The complex coefficient filter 12 is configured by a complex coefficient bandpass filter that allows only a fundamental wave to pass through, and the unbalanced component and the harmonic component are prevented from being inputted to the phase calculating part 10B by filtering voltage signals vα, vβ outputted from the three-phase/two-phase converting part 11 as a complex input of vα+jvβ.例文帳に追加

複素係数フィルタ部１２を、基本波のみを通過させる複素係数バンドパスフィルタで構成し、三相／二相変換部１１から出力される電圧信号ｖα，ｖβをｖα＋ｊｖβの複素入力としてフィルタリング処理を行うことにより、不平衡成分や高調波成分が位相算出部１０Ｂに入力しないようにした。 - 特許庁

First and second voltages e(t) and e_R(t), passing through first and second voltage control BPFs 6, 7, are converted from sine wave signals into pulse wave signals by first and second clip circuits 8, 9 is input to a phase comparator 10, and the phase comparator 10 outputs a time history of phase difference ψ(t) between both voltages as a time history of the voltage value.例文帳に追加

第１及び第２の電圧制御型ＢＰＦ６,７を通過した第１及び第２の電圧ｅ(ｔ),ｅ_R(ｔ)は、第１及び第２のクリップ回路８,９によって正弦波からパルス波に変換されて位相比較器１０に入力され、位相比較器１０は両電圧の位相差φ(ｔ)の時刻歴を電圧値の時刻歴として出力する。 - 特許庁

The secondary circuit opening prevention device 10_R of the current transformer for the red-phase measuring instrument includes an AC keep relay 11 equipped with an operation coil connected between the red-phase input side terminal and the red-phase output side terminal of the CT secondary circuit and with a relay connection, and a voltage suppressing resistor 12 connected in parallel with the operation coil of the AC keep relay 11.例文帳に追加

赤相計器用変流器２次回路開放防止装置１０_Rは、ＣＴ２次回路の赤相入側端子および赤相出側端子の間に接続される動作コイルおよびリレー接点を備えた交流キープリレー１１と、交流キープリレー１１の動作コイルと並列に接続された電圧抑制用抵抗１２とを具備する。 - 特許庁

An amplifying method includes: a first amplification process for amplifying a signal to be input; a π/3 phase shifting process for performing ±π/3 phase shifting of the signal; a second amplification process for amplifying the phase shifted signal; and a combining process for combining the signal amplified in the first amplification process with the signal amplified in the second amplification process.例文帳に追加

入力される信号を増幅する第１の増幅工程と、前記信号を±π／３移相させるπ／３移相工程と、前記移相された信号を増幅する第２の増幅工程と、前記第１の増幅工程で増幅された信号及び前記第２の増幅工程で増幅された信号を合成する合成工程と、を含む。 - 特許庁

An exemplary voltage regulation circuit includes a voltage regulation arrangement that provides a regulated output voltage based on an input voltage reference, a phase compensation arrangement coupled to the voltage regulation arrangement and configured to increase a phase margin of the voltage regulation arrangement, and detection circuitry coupled to the phase compensation arrangement.例文帳に追加

例示的電圧調整回路は電圧調整構成を含み、該電圧調整構成は、入力電圧基準に基づく調整された出力電圧と、電圧調整構成の位相マージンとを増加するように構成され、電圧調整構成に接続された位相補償構成、位相補償構成に接続された検出回路を備えられる。 - 特許庁

The phase modulation apparatus is provided with a first amplifier 13 and a second amplifier 14 which amplify input high frequency signals, respectively, and output signals with the same phases but reverse voltages or currents, and a phase modulator 15 for changing the phase of externally introduced light in accordance with the output from the first amplifier 13 and the second amplifier 14.例文帳に追加

入力する高周波信号をそれぞれ増幅し、互いに同位相で、かつ逆電圧もしくは逆電流の信号を出力する第１増幅器１３および第２増幅器１４と、外部から導光した光の位相を第１増幅器１３および第２増幅器１４の出力に応じて変化させる位相変調器１５とを備える。 - 特許庁

Furthermore the variable phase shifter of this invention consists of a variable gain amplifier wherein the amplifier 101 has a function that the phase is changed by the input power in the operation within the saturated region and a saturated output power is changed, and the output power or phase can be changed by the gain of the variable gain amplifier or the variable gain means 102.例文帳に追加

また、本発明の可変位相器は、増幅器１０１が飽和領域内の動作での入力電力によって位相が変化し飽和出力電力を変化させられる機能を有する可変利得増幅器で構成され、前記可変利得増幅器又は可変利得手段１０２の利得量によって出力電力又は位相を変化させられる。 - 特許庁

The transmission and reception module back a detected power at an output terminal to a variable attenuator and a variable phase shifter via an analog control voltage generator so as to compensate for a change in a phase shift amount due to a set attenuation amount of the variable attenuator thereby stabilizing the transmitting phase at the same time while taking a wide dynamic range with respect to the input power.例文帳に追加

出力端における電力検波値を可変減衰器及び可変移相器にアナログの制御電圧発生器を介してフィードバックすることにより入力電力に対するダイナミックレンジを広く取りつつ、同時に可変減衰器の設定減衰量による移相量の変化を補償して透過位相の安定化を図る構成とする。 - 特許庁

A phase difference detection circuit 33 detects the phase difference between the clock CLK0 input into the first variable delay circuit 31 and the clock output from the second variable delay circuit 32, and a delay control circuit 34 controls delays in the first and second variable delay circuits 31 and 32 simultaneously to the same degree to bring the phase difference to zero.例文帳に追加

位相差検出回路３３は、第１の可変遅延回路３１に入力するクロックＣＬＫ０と第２の可変遅延回路３２から出力するクロックとの位相差を検出し、この位相差が０になるように、遅延制御回路３４により第１および第２の可変遅延回路３１，３２の遅延量を同時に同じだけ制御する。 - 特許庁

A polar signal generation circuit 101 generates a signal corresponding to the amplitude and phase of a transmission modulated wave from an input signal, modulates the amplitude of the phase modulated wave to generate a transmission modulated wave by multiplying the amplitude signal by the phase signal in a multiplication circuit 107 and radiates the transmission modulated wave as a radio wave from an antenna 108.例文帳に追加

ポーラー信号発生回路１０１は、入力信号から送信変調波の振幅と位相に対応する信号を生成し、乗算回路１０７において、振幅信号と位相信号とを乗算することにより、位相変調波を振幅変調して送信変調波を生成し、これをアンテナ１０８から電波として放射する。 - 特許庁

A negative phase output amplifier circuit A2 outputs a specified voltage Vpr higher than the positive phase side reference voltage Vref1 when the output signal of the photoelectric conversion circuit I1 is supplied to an inverted input terminal, the negative phase reference voltage Vref2 is supplied to a non-inverted terminal and the photodetector P1 is not irradiated with light.例文帳に追加

逆相出力増幅回路Ａ２は、光電変換回路Ｉ１の出力信号が反転入力端子に供給され、逆相基準電圧Ｖｒｅｆ２が非反転端子に供給され、受光素子Ｐ１に光が照射されないとき、正相側基準電圧Ｖｒｅｆ１より高い規定電圧Ｖｐｒを出力する。 - 特許庁

The rotation control means 50 includes a phase comparator circuit 54 which compares a phase of a time reference signal fs with that of a square-wave pulse signal fr being output from the VCO 25, and a brake control circuit 56 which makes the VCO input a signal controlling the brake circuit 23 based on the output from the phase comparator circuit 54.例文帳に追加

回転制御手段５０は、ＶＣＯ（電圧制御発振器）２５の出力である矩形波パルスｆｒおよび時間標準信号ｆｓの位相を比較する位相比較回路５４と、位相比較回路５４の出力に基づいてブレーキ回路２３を制御する信号をＶＣＯ（電圧制御発振器）２５に入力するブレーキ制御回路５６とを備える。 - 特許庁

The phase of the sampling signal fs is shifted intentionally by temporarily increasing/reducing the number of counting in the circuit 92, a detection holding circuit 7 detects the phase relation between an input fin showing the maximum of an SCF output and a sampling signal fs, and the circuit 92 is controlled so as to maintain the phase relation.例文帳に追加

この分周位相制御回路９２におけるカウント数を一時的に増減することによってサンプリング信号ｆｓの位相を故意にずらし、ＳＣＦ出力の最大値を示す入力ｆｉｎとサンプリング信号ｆｓの位相関係を検出保持回路７で検出し、この位相関係を維持するように分周位相制御回路９２を制御する。 - 特許庁

The phase synchronization apparatus includes an oscillator gain setting member configured to discriminate a frequency by sequentially delaying an input clock after dividing the input clock at a prescribed division ratio and to generate an oscillation gain setting signal by using discriminated frequency information, and a phase locked loop (PLL) circuit configured to oscillate an output clock having a frequency corresponding to the oscillation gain setting signal in response to the input clock.例文帳に追加

本発明の位相同期装置は、入力クロックを所定の分周比で分周した後、順次遅延させる動作により周波数を判別し、前記判別された周波数情報を用いて発振器ゲイン設定信号を生成する発振器ゲイン設定手段と、前記入力クロックに応じて、前記発振器ゲイン設定信号に対応する周波数を有する出力クロックを発振させるＰＬＬ回路を含むことを特徴とする。 - 特許庁