「logic function」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The logic circuit 8 is connected to the control circuit via a line 7 and this control circuit adjusts the voltage of all the LEDs 9 as a function of electric current setting.例文帳に追加

論理回路８はライン７を介して制御回路に接続され、この制御回路が電流設定の関数として全体のＬＥＤ９の電圧を調節する。 - 特許庁

Thus, corresponding to the contents of logic data stored in the PROM 3, the CPU core 5, peripheral circuits 6 and 7 and system bus 8 having the desired function can be provided.例文帳に追加

これにより、ＰＲＯＭ３に記憶させるロジックデータの内容によって、所望の機能を有するＣＰＵコア５、周辺回路６，７及びシステムバス８を得ることができる。 - 特許庁

The logic valve element and the check valve element are relatively movable while they are integrated with each other, and the size of the valve device is reduced while playing each function.例文帳に追加

これによりロジック弁体、チェック弁体は一体的でありながら相対移動が可能となり、それぞれの機能を果すことが可能でありながらコンパクトな構成となった。 - 特許庁

To provide a means generating deactivation specification description including a function complying with an inactive code in verification of a logic system for facilitating analysis on a code coverage result.例文帳に追加

論理システムの検証において非活性コードに対応する機能を含む非活性動作仕様記述を生成し、コードカバレッジ結果の解析を容易化する手段を提供する。 - 特許庁

A function part 106 acquires the input data and other necessary data from the synchronous screen 105, executes business logic, and reflects the execution result to the synchronous screen 105.例文帳に追加

機能部１０６は同期画面１０５から入力データ及びその他必要なデータを取得し、ビジネスロジックを実行し、その実行結果を同期画面１０５に反映させる。 - 特許庁

To materialize a tracing function capable of verifying the execution state of a process stepping type program in a programmable logic controller at high visibility and detailed timing.例文帳に追加

プログラマブルロジックコントローラにおける工程歩進型プログラムの実行状態を視認性が高く、かつ詳細なタイミングが検証できるようにしたトレース機能を実現する。 - 特許庁

The application could be enhanced by adding logic in the customReplaceForPollTx function to capture information about the selection before the replacement and reestablish the selection after the replacement.例文帳に追加

このアプリケーションは、置換前に選択内容に関する情報を取得し、更新後に選択内容を再確立するロジックを customReplaceForPollTx 関数内に追加することによって拡張できます。 - NetBeans

To provide environment wherein timing analysis and logic composition can accurately and easily be performed by easily inputting the timing specifications of the circuit at a function description stage without any omission.例文帳に追加

機能記述段階で回路のタイミング仕様を洩れなくかつ容易に入力し、タイミング解析や論理合成を正確かつ容易に行うことができる環境を提供する。 - 特許庁

An arbitration service processing part 14 consists of a user interface processing part 16 having an HTML generation function and a logic processing part 14 that is described as an information arbitration program.例文帳に追加

仲介サービス処理部１４は、ＨＴＭＬ生成機能をもつユーザインタフェース処理部１６と、情報仲介プログラムとして記述されたロジック処理部１４で構成する。 - 特許庁

Further, the system also has a function for managing information on the MT storing the logic volume and the slot on the library storing the MT.例文帳に追加

さらに、この論理ボリュームがどのＭＴに格納されていて、このＭＴがライブラリ上のどのスロットに格納されているかという情報を管理する機能も保持する。 - 特許庁

To realize a single input/output device having an arbitrary control logic arithmetic function and being capable of easily dealing with the equalization of a latch value in duplexing.例文帳に追加

一種類の入出力装置で任意の制御ロジック演算機能を有し、二重化時のラッチ値の等値化に容易に対応可能な入出力装置を実現する。 - 特許庁

When operating the inspection circuit 9, the control circuit 2 operates the receiving circuits 7, 8 using the function of a logic transmitting circuit 4 operated in normal communication.例文帳に追加

制御回路２は、検査回路９を動作させるとき、通常の通信時に動作するロジック送信回路４の機能を利用して、受信回路７，８を動作させる。 - 特許庁

To provide a means of inspecting function of logic circuit with a high detection capability at low cost by reducing the necessary amount of a pattern memory without reducing the number of step of a test pattern.例文帳に追加

テストパターンのステップ数を減少させずにパターンメモリの必要量を減らし、低コストで検出力の高い論理回路の機能検査手段を提供すること。 - 特許庁

To obtain a method and device for logic simulation capable of logically simulating the function of A/D conversion and verifying the function of a whole semiconductor integrated circuit in which analog circuits and digital circuits exist mixedly.例文帳に追加

Ａ／Ｄ変換機能の論理シュミレーションが可能であり、アナログ回路及びデジタル回路が混在する半導体集積回路全体の機能検証が可能な論理シュミレーション方法及び装置を提供することを目的とする。 - 特許庁

The network acquires a required service logic program(SLP) from a service control function of a home network of the user or a service control function of other support network in the wireless communication system supporting the service on request.例文帳に追加

ネットワークは、ユーザーのホームネットワークのサービス制御機能、または要求されたサービスをサポートする無線通信システム内のいずれかの他のサポート用ネットワークのサービス制御機能から必要なサービスロジックプログラム（ＳＬＰ）を入手する。 - 特許庁

To provide a logic circuit that can realize a high-speed operation even when a complicated logic function is realized with small power consumption and ease of design through elimination of glitch and realize a stable operation with high immunity to dispersion in circuit constants and a coupling noise.例文帳に追加

グリッチを除去して低電力化を図れ、設計が容易で、複雑な論理関数を実現した場合でも高速な動作を実現でき、回路定数のばらつきやカップリングノイズに対して強く、安定した動作を実現できる論理回路を提供する。 - 特許庁

A program section 30 assigns any one of a signal of logic value "0", a signal of logic value "1", and cell input signals (C, /C, D, E, F), respectively, to the plurality of selection input signals (SIN1-SIN4) at the selecting section 10 depending on the logical function of the circuit cell.例文帳に追加

そしてプログラム部３０では、選択部１０の複数の選択入力信号（ＳＩＮ１〜ＳＩＮ４）それぞれに対し、論理値「０」の信号、論理値「１」の信号、セル入力信号（Ｃ，／Ｃ，Ｄ，Ｅ，Ｆ）の何れか１つが、回路セルの論理機能に応じて割り当てられる。 - 特許庁

The image forming apparatus 10 having a plurality of function about the image forming process comprises a presentation layer 12 for managing the input/output from/to users, a logic layer 14 for identifying a specified function based on the information inputted by the user in the presentation layer 12, and a device layer 16 having a plurality of functions for controlling a function identified in the logic layer 14 among the plurality of functions.例文帳に追加

画像形成処理にかかる複数の機能を有する画像形成装置１０であって、ユーザからの入出力を管理するプレゼンテーション層１２と、プレゼンテーション層１２においてユーザから入力された情報に基づいて、所定の機能を特定するロジック層１４と、複数の機能を有し、複数の機能のうちロジック層１４において特定された機能を制御するデバイス層１６とを備えた。 - 特許庁

The network interface 1 comprises a programmable logic part 11, a storage means 12 for storing configuration information including a program for constructing a network interface function, and a configuration means 13 which expands a desired program included in the configuration information from the storage means 12 to the programmable logic part 11 to construct the network interface function.例文帳に追加

ネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。 - 特許庁

A service logic corresponding to a service selected by a service selection part 106 is acquired and interpreted by a service logic execution part 107, and an identified request function 104 is retrieved from network resource groups 101a to 101d by a resource discovering part 108, and registered with resource information in a data base 110, and a corresponding function is set in a stand-by mode.例文帳に追加

サービス選択部１０６によって選択されたサービスに対応するサービスロジックをサービスロジック実行部１０７が取得して解釈し、識別した要求機能１０４を周辺のネットワークリソース群１０１ａ〜ｄからリソース発見部１０８が検索し、リソース情報とともにデータベース１１０に登録し、対応する機能を待機モードに設定する。 - 特許庁

To provide a logic model creation method capable of performing logic simulation at the function level of the whole circuit including the standby state and operative state of a CMOS circuit for making MTCMOS or at the gate level without correcting the description of the CMOS circuit describing the function level specifications or gate level specifications during normal operation.例文帳に追加

通常動作時の機能レベル仕様又はゲートレベル仕様が記述されたＣＭＯＳ回路の記述には修正を加えることなく、ＭＴＣＭＯＳ化するＣＭＯＳ回路の待機状態および動作状態を含めた回路全体の機能レベル又はゲートレベルでの論理シミュレーションを行うことができる論理モデル作成方法を提供する。 - 特許庁

The second secret computation device generates, from the other fragment s of the two fragments obtained by bisecting the first input value mA and a logic circuit function f and the data W, data T concealing the logic circuit function f embedded with the fragment s and capable of obtaining an operation result f(mA) with the data Wb as input, and transmits the data T to the first secret computation device.例文帳に追加

第２の秘密計算装置は、第１の入力値ｍＡが分割された他方の断片ｓ、論理回路関数ｆ、およびデータＷから、データＷｂを入力として演算結果ｆ（ｍＡ）を求めることができる、断片ｓを埋め込んだ論理回路関数ｆを秘匿化したデータＴを生成し、第１の秘密計算装置に送信する。 - 特許庁

To make it possible to collect four pieces of information on an IP address, a logic network identifier, a logic node identifier, and a form type identifier from a controller on an Ethernet (R) automatically and promptly by a productivity support tool, etc. having a configuration management function.例文帳に追加

構成管理機能を有する開発支援ツール等が、Ｅｔｈｅｒｎｅｔ（登録商標）上の制御機器から、ＩＰアドレス、論理ネットワーク識別子、論理ノード識別子、及び型式識別子の４つの情報を自動的かつ短時間で収集することを可能ならしめること。 - 特許庁

To secure the required stable operation of a function including the circuit of a post stage while suppressing the increase of a circuit area even when the logic state of a signal being the object of the detection of a logic state change changes and subsequently changes again in a short time in a signal transition detection circuit.例文帳に追加

信号遷移検知回路において論理状態変化検知対象の信号の論理状態が変化してから短時間で再び変化するような場合にも、回路面積の増大を抑えながら、後段の回路を含め要求される機能の安定動作を確保することができる。 - 特許庁

The agent analyses an accumulation result of the user's daily activities by trend analysis, error analysis, digitization of information, analysis of repetitive activities, and the like, modifies these scripts as needed by a specific logic, adapts the function to an actual state, and constructs a predictive logic.例文帳に追加

エージェントは、ユーザの日々の行動を蓄積した結果を傾向分析、誤差分析、情報数値化、反復行動分析などから解析し、特定のロジックによりこのスクリプトを随時改変し、機能を現実の状態に合わせるとともに、予測ロジックを組み立てることができる。 - 特許庁

The drop prevention valves 51 and 52 respectively comprise: logic valves 55 and 62 for preventing dropping movements by their own weights of the boom cylinder 22 and the arm cylinder 24 due to the load application; and solenoid selector valves 56 and 63 for releasing drop prevention function of the logic valves 55 and 62 by being operated by an electronic signal.例文帳に追加

落下防止弁５１，５２は、荷重負荷によるブームシリンダ２２およびアームシリンダ２４の自重落下運動を防止するロジック弁５５，６２と、電気信号により作動してロジック弁５５，６２の落下防止機能を解除する電磁式切換弁５６，６３とを備えている。 - 特許庁

An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加

内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム１２と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ１０は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン１０１と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部１０２とを含む。 - 特許庁

The processor element 101 includes a logic cell 300 the function of which can be changed on the basis of first setting information and applying prescribed logic arithmetic operation processing to an input signal to produce data and a cross connect switch 301 for carrying out arrangement, copying and inversion processing of the data from the logic arithmetic means on the basis of second setting information to generate data.例文帳に追加

プロセッサエレメント１０１は、第１の設定情報に基づいて機能の変更が可能であって入力信号に所定の論理演算処理を行ってデータを生成するロジックセル３００と、第２の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ３０１と、有している。 - 特許庁

When the current source is turned on, a clock that works freely on a clock tree distributed over the chip becomes effective, and the operation of a function logic inside the IC is prohibited.例文帳に追加

電流源をオンすることは、チップに亘って分布するクロック・ツリー上の自由動作するクロックを有効にし、集積回路内の機能ロジックの動作を禁止する、ことを具備する。 - 特許庁

A determination circuit LT of the function switching part 14 outputs a logic level according to the difference between current values carried to the program elements MC1 and MC2.例文帳に追加

機能切替部１４の判定回路ＬＴは、パワーオン時の電源電圧が上昇する期間に、プログラム素子ＭＣ１、ＭＣ２にそれぞれ流れる電流値の差に応じた論理レベルを出力する。 - 特許庁

The data flow graph processing method expresses as a node a function of a logic circuit included in the reconfigurable circuit and generates a DFG including a node accessible to a memory (S12).例文帳に追加

本発明のデータフローグラフ処理方法は、リコンフィギュラブル回路に含まれる論理回路の機能をノードとして表現し、メモリへのアクセスが可能なノードを含むＤＦＧを生成する（Ｓ１２）。 - 特許庁

If no acceptable improved plan is calculated, an improvement logic of the plan improvement means 6 is corrected using a limitation change means 6 or an evaluation function change means 8.例文帳に追加

納得できる改善後計画が算出されない場合には、制約変更手段７や評価関数変更手段８を用いて、計画改善手段６の改善ロジックを修正する。 - 特許庁

To measure the processing performance of a Web application body (controller, business logic and presentation) without requiring the integration of the measuring function of application processing performance into the Web application body by a developer.例文帳に追加

開発者がアプリケーション処理性能の測定機能をＷｅｂアプリケーション本体（コントローラ、ビジネスロジック及びプレゼンテーション）に盛り込むことなく、Ｗｅｂアプリケーション本体の処理性能を測定する。 - 特許庁

The encryption processing device 11 is provided with a nonlinear transformation means 14 composed of a programmable logic device FPGA and capable of changing nonlinear arithmetic function such as matrix computation with a parameter.例文帳に追加

暗号処理装置１１には、プログラマブル論理デバイスＦＰＧＡで構成され、行列演算等の非線形演算機能をパラメータで変更できる非線形変換手段１４が設けられている。 - 特許庁

To eliminate output fluctuations and to allow the well function of the above element in a case the element is used for a nonlinear logic circuit, such as a NOT circuit or the like.例文帳に追加

ＮＯＴ回路などの非線形論理回路などに使用した場合において、出力変動がなく、良好に機能させることが可能な非線形光制御素子を提供する。 - 特許庁

To conduct a layout without putting a timing of a normal function into disorder, when the layout for an LSI logic circuit and a wiring is carried out by a method of timing-driven layout technique.例文帳に追加

タイミングドリブンレイアウトの手法でＬＳＩ論理回路や配線のレイアウトを行う場合に、ノーマルファンクションのタイミングを崩さずレイアウトを行うＬＳＩレイアウト方法を提供する。 - 特許庁

In the rewritable integrated circuit element 3, two or more input/output electrodes 11 are assigned beforehand to one logic circuit 9 to which a specific function is set.例文帳に追加

書き換え可能な集積回路素子３では、特定の機能が設定された１つの論理回路９に対して予め２以上の入出力電極１１が割り当てられている。 - 特許庁

The gate array part contains a circuit element that is programmed to perform a certain logic function that corrects problems associated with implementing a preexisting circuit design in a mask-programmable device.例文帳に追加

前記ゲートアレイ部は、マスク−プログラマブル装置内の既存の回路設計の実行に関連する問題を補正する一定の論理機能を実行するためにプログラムされる回路素子を含む。 - 特許庁

A converter 12 generates a characteristics function which is a logic function that makes a set of a time and a value at the time to be a variable based on a data set row having a set of the time and the value obtained by sampling a signal waveform of an input signal, and converts it into a second function which is an expression in a binary decision diagram.例文帳に追加

変換部１２は、入力信号の信号波形をサンプリングして得られる時刻と値との組を有するデータ組列に基づいて、時刻と当該時刻での値との組を変数とする論理関数である特性関数を生成して二分決定図での表現である第二関数に変換する。 - 特許庁

A timing specification extracting part 13 extracts a timing specification, which is described in a function description by using a facility name in the function description, to be satisfied by a logic circuit out of the function description stored in a specification description storage part 11 and stores this extracted timing specification in a timing specification storage part 14.例文帳に追加

タイミング仕様抽出部１３は、仕様記述記憶部１１に記憶された機能記述から、機能記述内のファシリティ名を用いて機能記述中に記述された、論理回路が満たすべきタイミング仕様を抽出し、この抽出したタイミング仕様をタイミング仕様記憶部１４に記憶させる。 - 特許庁

To provide a latch circuit which has a clear function of clearing an output signal and is capable of high-speed operation, a flip-flop circuit with the same and logic circuit regarding the latch circuit comprising the clear function capable of clearing the output signal, without depending on an external signal inputted from the outside, the flip-flop circuit with the same and the logic circuit.例文帳に追加

本発明は、外部から入力する外部信号に依存されずに出力信号をクリアできるクリア機能を備えたラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路に関し、出力信号をクリアするクリア機能を備え、高速動作が可能なラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路を提供することを目的とする。 - 特許庁

The state of a network resource 101 registered in the data base 110 stored as the latest by the resource discovering part 108 is periodically monitored by a monitoring part 111, and a proper function 104 is selected by a function selection part 112 according to the service logic, and the network resource is controlled so that the selected function 104 group can be connected by a function connecting part 113.例文帳に追加

リソース発見部１０８により最新に保たれたデータベース１１０に登録されたネットワークリソース１０１に対しては、モニタリング部１１１が定周期で状態の監視をおこない、機能選択部１１２がサービスロジックに応じて適切な機能１０４を選択し、機能結合部１１３が選択された機能１０４群を結合するように該当するネットワークリソースを制御する。 - 特許庁

To make improvement so that ATT (attenuator) setting information an attenuator equivalent function 28 of a transmitter 50 before automatic exchange is set for the attenuator equivalent function 28 of the transmitter 50 after exchange by assistance of a logic part 40 which is continuously loaded for a transmit rack 30.例文帳に追加

送信架３０に搭載され続けている論理部４０の介助によって自動で交換前の送信器５０のアッテネータ相当機能（２８）のＡＴＴ設定情報が交換後の送信器５０のアッテネータ相当機能（２８）に設定されるよう改良する。 - 特許庁

The programmable display system 3 is provided with both a function of a programmable logic controller and a function of human-machine interface equipment.例文帳に追加

プログラマブル表示器３は、プログラマブル・ロジック・コントローラの機能と、Human Machine Interface 機器としての機能とを兼ね備えており、デバイス制御部３６がユーザプログラムに基づいてデバイス２ａを制御すると共に、表示／操作処理部３７がデバイス２ａの状態を表示し、ユーザによるデバイス２ａへの操作を受け付ける。 - 特許庁

This semiconductor device is provided with a plurality of function reconstitution cells having respectively the memory circuit (20) and a control circuit (21) in order to attain the variable logic function, and controls autonomously a read address of the memory circuit for storing a truth value data.例文帳に追加

可変論理機能を実現するためにそれぞれ記憶回路（２０）と制御回路（２１）を有する複数の機能再構成セルを備え、真理値データを格納する記憶回路の読み出しアドレスを機能再構成セルの記憶情報によって自律的に制御する。 - 特許庁