「memory interference」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a magnetic memory device capable of decreasing the wiring current, preventing the interference of the magnetic field when writing, and simplifying the manufacturing process.例文帳に追加

配線電流を低減しかつ書き込み時における磁界の干渉を防ぐとともに、製造工程が簡略化できる磁気記憶装置を提供することを目的とする。 - 特許庁

To provide a nonvolatile memory device for reading a cell selected by compensating interference between cells adjacent to each other, and to provide a reading method using the same.例文帳に追加

互いに隣接したセル間の干渉を補償して選択されたセルを読出しするための不揮発性メモリ装置、及びこれを利用した読出し動作方法を提供する。 - 特許庁

To provide a semiconductor memory which can suppress the interference between adjacent cells to the minimum even when miniaturization proceeds and the distance between cells is shortened, and to provide its manufacturing method.例文帳に追加

微細化が進み、セル間距離が縮小された場合でも、隣接セル間干渉を最小限に抑制できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

Furthermore, a pipeline processing system where interference is not caused between the layer 2 processing section 8 and the layer 3 processing section 5 is adopted for the access to the common use memory 3.例文帳に追加

また、前記共用メモリにアクセスする際に、前記レイヤ２処理部と前記レイヤ３処理部が干渉しないパイプライン処理方式を採用することを特徴とする。 - 特許庁

To provide a semiconductor memory and its manufacturing method, in which even when to make fine advances and an inter-cell distance is reduced, interference between neighboring cells can be suppressed at a minimum.例文帳に追加

微細化が進み、セル間距離が縮小された場合でも、隣接セル間干渉を最小限に抑制できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

A pattern to form on a wafer is stored in a pattern memory 11 and an intensity/phase calculator 12 calculates the interference intensity at each incident angle θ, the phase between two light beams, and the angular variation of interference reflectors 5a and 5b based on that information.例文帳に追加

パターン記憶装置１１にはウエハ上に形成したいパターンが記憶されており、強度・位相計算装置１２はその情報を基に、各入射角θに対して干渉強度、２光束間の位相、干渉用反射鏡５ａ，５ｂの角度変化量を計算する。 - 特許庁

A pattern to form on a wafer is stored in a pattern memory 8 and, based on that information, an intensity/phase calculator 9 calculates the interference intensity at each incident angle θ, the phase between two light beams, and the angular variation of interference reflectors 6a and 6b.例文帳に追加

パターン記憶装置８にはウエハ上に形成したいパターンが記憶されており、強度・位相計算装置９はその情報を基に、各入射角θに対して干渉強度、２光束間の位相、干渉用反射鏡６ａ，６ｂの角度変化量を計算する。 - 特許庁

To provide a memory system which improves the reliability of readout data by securing a margin between a threshold voltage distribution and a read level of a memory cell in reading out data and reduces the readout time of data, while mitigating the influence of adjacency interference effect.例文帳に追加

隣接干渉効果の影響を軽減しながら、データ読出し時におけるメモリセルの閾値電圧分布とリードレベルとのマージンを確保して読出しデータの信頼性を改善しかつデータの読出し時間を短縮したメモリシステムを提供する。 - 特許庁

To provide a method of a fabricating a flash memory device that can reduce an interference phenomenon between memory cells adjacent to each other by forming a floating gate with a structure with multiple layers of conductive films stacked therein.例文帳に追加

本発明は、フローティングゲートを多層の導電膜が積層された構造で形成して隣接するメモリセル間の干渉現象を減少させることが出来るフラッシュメモリ素子の製造方法を提供することを可能にすることを目的としている。 - 特許庁

Then, an inter-bit interference extraction test for the semiconductor memory loaded on the memory module can be performed based on the mat information.例文帳に追加

メモリモジュール製造時にメモリモジュールのＳＰＤに半導体メモリのマット情報を記録し、装置でのメモリ試験でＳＰＤに記録したマット情報を読み出し、このマット情報は、メモリモジュールに搭載された半導体メモリ用のビット間干渉摘出試験を実施する。 - 特許庁

To provide an NC working simulation method and NC working simulation method for making it unnecessary to provide a large capacity of memory, and for making it possible to confirm interference between mechanical elements, or to confirm the interference between the mechanical elements several times by storing the movement path of the mechanical elements.例文帳に追加

機械要素の移動経路を記憶することにより、大容量のメモリが必要でなくなり、かつ、機械要素間の干渉を確認することができ、又、機械要素間の干渉を何度も確認することができるＮＣ加工シミュレーション方法及びＮＣ加工シミュレーション装置を提供する。 - 特許庁

To provide a flash memory which has excellent element characteristics such that inter-cell interference is suppressed by seamlessly filling gaps between adjacent word lines, and to provide a manufacturing method thereof.例文帳に追加

隣接ワードラインの間をシームレスに埋め込み、セル間干渉が抑制された良好な素子特性を有するフラッシュメモリ及びその製造方法を提供することを目的としている。 - 特許庁

A CPU 152 checks a dither pattern that may incur interference of dither being a side-effect of a calibration result and stores it in a memory such as a ROM 154 or an NVRAM 155 beforehand.例文帳に追加

ＣＰＵ１５２は、キャリブレーション結果の副作用であるディザの干渉を発生させるディザパターンを調べて、予めＲＯＭ１５４やＮＶＲＡＭ１５５などのメモリに格納させておく。 - 特許庁

To minimize trap phenomenon, in which charges are confined in an insulating layer on an element isolation structure, and prevent interference between bit lines, in the method for manufacturing flash memory device.例文帳に追加

フラッシュメモリ素子の製造方法において、素子分離構造上の誘電体層に電荷が閉じ込められるトラップ現象を最小限に抑えてビット線間の干渉を防ぐようにする。 - 特許庁

To disclose a method for manufacturing a flash memory element capable of improving a threshold voltage disturbance (Vtdisturbance) by reducing a stress applied to a cell by minimizing an interference phenomenon between gate lines.例文帳に追加

本発明は、ゲートライン間の干渉現象を最小化し、セルに加えられるストレスを減らし、しきい値電圧障害(Vtdisturbance)を改善することができるフラッシュメモリ素子の製造方法を開示する。 - 特許庁

To prevent program interference and also to prevent processing having high real time property from delaying in the case of making the same memory area to be an operation object in processing programs having different priorities.例文帳に追加

優先度の異なる処理プログラムにおいて同一のメモリ領域を操作対象とする場合に、プログラムの干渉を防止し、しかも、リアルタイム性の高い処理を遅延させない。 - 特許庁

To reduce read average time and also to reduce a stress to be applied on a memory cell when a shift of the threshold voltage caused by an interference between cells does not affect reading.例文帳に追加

セル間干渉によるしきい値電圧のシフトの影響を受けない読み出しを行うに際して、読み出しの平均的時間を短縮すると共に、メモリセルへ加わるストレスを低減する。 - 特許庁

To provide a delay locked loop which can stably operate even under the worst condition of a semiconductor memory device such as noise interference, PVT variation and frequent entry/exit of a power down mode.例文帳に追加

ノイズの干渉、ＰＶＴの変動、及び頻繁に起こるパワーダウンモードへの進入・脱出など、半導体メモリ素子の最悪の状況でも安定的に動作できる遅延固定ループを提供すること。 - 特許庁

Further, as each memory functional body is separated by the gate electrode, an interference at rewriting is effectively controlled and a short channel effect is controlled by thinning the gate insulating film.例文帳に追加

更には、各メモリ機能体はゲート電極により分離されているので書換え時の干渉が効果的に抑制され、また、ゲート絶縁膜を薄膜化して短チャネル効果を抑制することができる。 - 特許庁

A three dimensional shape processing device has the functions of an input section 11, an input data reading section 12, a shape memory section 13, a triangle mesh interference calculation section 14 and a shape display section 15.例文帳に追加

３次元形状処理装置は、入力部１１、入力読み取り部１２、形状記憶部１３、三角形メッシュ干渉計算部１４、形状表示部１５の各機能から構成される。 - 特許庁

To prevent wireless-wave interference under the condition that a plurality of wireless cards are loaded in a data processing apparatus capable of writing and reading data to and from memory cards loaded in the plurality of card slots.例文帳に追加

複数のカードスロットに装着されたメモリカードに対してデータの読み書きが可能なデータ処理装置において、複数の無線カードが装着された場合に電波の干渉が発生することを防止する。 - 特許庁

To provide an input circuit and a semiconductor memory device suitable for reducing deterioration of a signal level due to the signal interference in which a signal level in the past interferes with a current signal level.例文帳に追加

過去の信号レベルが現在の信号レベルと干渉する信号間干渉による信号レベルの劣化を低減することに適した入力回路及び半導体記憶装置を提供する。 - 特許庁

To provide a clock generating device and semiconductor integrated circuit device capable of effectively reducing an EMI (electromagnetic emission interference) by using a spread spectrum clock signal even in the case of using a high-speed operation memory.例文帳に追加

高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。 - 特許庁

To provide a flash memory device which is capable of improving an interference phenomenon regardless of the reduction in a space between cells and ensuring a distance between a tunnel insulating film and a control gate, and a method of fabricating the same.例文帳に追加

セルの間の間隔が狭くなっても干渉現象を改善することができ、トンネル絶縁膜とコントロールゲートの距離を確保することができるフラッシュメモリ素子及びその製造方法を提供する。 - 特許庁

To provide a nonvolatile memory device that can be highly integrated without the use of an SOI substrate and can minimize interference between adjacent cells through an optimized construction thereof, and to provide a manufacturing method therefor.例文帳に追加

ＳＯＩ基板を利用せずに高集積化が可能であり、その構造を最適化して隣接セルの間でその干渉を最小化できる不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

The processor 13 receives first data D(1) and second data D(2) to be sent out and also receives interference characteristics between lines of signal lines 31 and 32 which are stored in the memory 14.例文帳に追加

処理部１３は、送出すべき第１データＤ(1)および第２データＤ(2)を受け取るとともに、記憶部１４により記憶されている信号線路３１，３２の線路間干渉特性をも受け取る。 - 特許庁

A transmitter transmits an optical signal subjected to phase modulation with blank data i and a base j which are stored in a memory 109 to a receiver, and the receiver applies phase modulation to the received optical signal in accordance with a base k and stores detection data l and m obtained by interference into a memory 213.例文帳に追加

送信器は、メモリ１０９に格納された素データｉおよび基底ｊにより位相変調された光信号を受信器へ送信し、受信器は受信した光信号を基底ｋに従って位相変調し、干渉により得られた検出データｌ、ｍをメモリ２１３に格納する。 - 特許庁

To solve the problem that word line and data line ends are short-circuited or broken at boundary parts between a memory array and a sub-word driver or a sense amplifier due to interference of diffracted light generated at a pattern end part when a fine word line and a data line having a line width less than a wavelength are patterned in a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決する。 - 特許庁

The process chart and assembling and disassembling chart creation system comprises a memory section 1 for storing shape information, structure information, and interference information, a control section 2 for creating the process chart and assembling and disassembling chart on the information memorized in the memory section 1, and a display section 3 for displaying the process chart and assembling and disassembling chart created by the control section 2.例文帳に追加

形状情報、構成情報、干渉情報を記憶する記憶部１と、記憶部１に記憶されている情報を基に工程図及び組立分解図を作成する制御部２と、制御部２で作成した工程図及び組立分解図を表示する表示部３とを備える。 - 特許庁

To provide a flash memory element and a method for manufacturing it for configuring a floating gate so that the upper part can be made narrower than the lower part, for reducing the area of the floating gate while maintaining the overlap area between the control gate and the floating gate, and for reducing intercell interference without lowering a program speed.例文帳に追加

本発明は、フラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートを下部より上部が狭くなるように構成し、コントロールゲートとフローティングゲート間のオーバーラップ面積は維持させながらフローティングゲートの面積を減少させてプログラムスピード(program speed)の低下なしにセル間の干渉(interference)を減らすことを目的としている。 - 特許庁

In the case of continuously searching the closest point between projecting polygonal bodies to check the interference with each other, vertex coordinates of all polygons covering the projecting polygonal body are input, and stored in a polygon data memory unit 22a.例文帳に追加

凸多面体間の最接近点を連続的に探索することにより両者の干渉チェックを行なう場合、凸多面体を覆う全ポリゴンの頂点座標を入力してポリゴンデータ記憶部22aに記憶する。 - 特許庁

The printing controlling device consists of a characteristic interference buffer means, and a memory control means and a video control means capable of making a DMA priority and a DMA burst length variable in each of the printing regions/return line periods of time.例文帳に追加

特徴的な干渉バッファ手段と、印字領域／帰線期間のそれぞれでＤＭＡ優先順位及びＤＭＡバースト長を可変にできる、メモリ制御手段及びビデオ制御手段により構成される。 - 特許庁

The X-ray CT apparatus 1 includes a memory unit 403 for preliminarily storing interference data 7 that shows positional relationship for avoiding contact between the gantry section 2 and the bed 3 or a subject 6 lying on the bed 3.例文帳に追加

Ｘ線ＣＴ装置１は、寝台３または寝台３に載置された被検体６とガントリ部２との接触を回避するための位置関係を表す干渉データ７を記憶装置４０３に予め保持する。 - 特許庁

When data are recorded, signal light and reference light are simultaneously emitted to a specified site in the volume holographic memory 10 and an interference pattern is recorded as a refractive index lattice, where a refractive index has a lattice-like distribution.例文帳に追加

データを記録するときには信号光と参照光とを同時に体積ホログラフィックメモリ１０内の所定部位に照射し、干渉パターンを屈折率が格子状の分布を有する屈折率格子として記録する。 - 特許庁

To provide a flash memory element which is effective for preventing interference between adjacent cells by executing a program operation in a unit of word line and programming the cell sharing the same word lines, and to provide a programming method thereof.例文帳に追加

ワードライン単位でプログラム動作を実施して、同一ワードラインを共有するのセルをプログラムすることにより、隣接するセル間での干渉防止に有効なフラッシュメモリ素子とそのプログラム方法を提供する。 - 特許庁

Antennas A_1-A_4 at a point where the electric field strength of an interference wave that is recorded in the memory means 204 is minimized are used for one's own communication, thus especially removing the data error in narrow-band communication.例文帳に追加

メモリ手段２０４に記録された妨害波の電界強度の最も低くなる点のアンテナＡ１〜Ａ４を使用して自己の通信を行うことにより特にナローバンド通信時のデータ誤りを除去することができる。 - 特許庁

To solve the problem of disturbing a high-speed operation due to a mixture of an interference noise generated at one bit line of adjacent bit lines to each other with the other bit line in a semiconductor device only by a memory cell layout without increasing the area of a memory cell array.例文帳に追加

半導体装置において、互いに隣接するビット線どうしのうちの一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにして、この混入により高速動作を阻害するという問題を、メモリセルアレイ部における面積を増大させることなく、メモリセルレイアウトのみで解決する。 - 特許庁

To provide a method for forming a pattern that can solve problems of short-circuit or breaking of word lines and data line ends caused by interference of diffracted light produced at a pattern end on a boundary part between a memory array and a sub-word driver or sense amplifier when fine word lines and data lines having linewidth smaller than a wavelength are patterned on a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決するパターン形成方法を提供する。 - 特許庁

To provide a branch predicting system using a PHT capable of improving the precision of branch prediction by preventing any entry interference while using a memory capacity which is as small as possible.例文帳に追加

本発明は、ＰＨＴを使用する分岐予測方式において、可能な限り小さなメモリ容量を使用しながらエントリ干渉を回避して分岐予測の精度を向上させた分岐予測方式を提供することを目的とする。 - 特許庁

To provide a recovery method of a NAND flash memory device in which interference effect due to difference between threshold voltage of an erasing cell and threshold voltage of a program cell can be reduced by raising threshold voltage of the erasing cell.例文帳に追加

消去セルのしきい値電圧を高めることにより、消去セルのしきい値電圧とプログラムセルのしきい値電圧との差によるインターフェランス効果が低減可能なＮＡＮＤ型フラッシュメモリ素子のリカバリ方法を提供する。 - 特許庁

To reduce a peak current of one refresh operation than before; to avoid an interference between adjacent banks; and to prevent a data destruction of a memory cell caused by a lack of data hold time in a large capacity semiconductor storage device having a multi-bank configuration.例文帳に追加

多バンク構成の大容量化した半導体記憶装置において、１回のリフレッシュ動作におけるピーク電流を従来よりも下げ、隣接するバンクの干渉を避け、データホールド時間の不足によるメモリセルのデータ破壊を防ぐこと。 - 特許庁

To provide a method of manufacturing a flash memory device which can increase the reliability of cells, by filling a space between gate patterns with a low dielectric material and minimizing the interference phenomenon occurring between among adjacent gate patterns.例文帳に追加

ゲートパターン同士の間を低誘電体物質で充填し、隣り合うゲートパターン同士の間に発生する干渉現象を最小化することにより、セルの信頼度を高めるようにするフラッシュメモリ素子の製造方法の提供。 - 特許庁

To provide a semiconductor storage that can prevent the interference between adjacent bit lines when reading data from a memory cell and at the same time can speed up the speed for reading data and reduce power consumption.例文帳に追加

本発明は、メモリセルからのデータ読出し時に、隣接するビット線間の干渉を防止可能とし、同時にデータ読出し速度の高速化及び消費電力の削減を実現可能な半導体記憶装置を提供することを目的とする。 - 特許庁

To ensure input/output capability and localize data destruction and a fault by eliminating mutual interference between computers in an NAS used by a plurality of computers, and to increase use efficiency of resources such as a processor, a memory, etc., in a device.例文帳に追加

複数の計算機に使用されるNASにおいて、計算機相互の干渉を排除し、入出力の能力の保証・データ破壊や障害の局所化を行い、また装置内部のプロセッサ、メモリ等の資源の利用率を高める。 - 特許庁

To provide a flash memory element effective in suppression of generation of an interference phenomenon in a partial selective transistor region of a substrate of a Source Select Line SSL and Drain Select Line DSL, and to provide its manufacturing method.例文帳に追加

ソース選択ライン(Source Select Line; SSL)とドレイン選択ライン(Drain Select Line; DSL)の形成領域である半導体基板の一部の選択トランジスタ領域にて干渉現象の発生の抑制に有効なフラッシュメモリ素子とこの製造方法を提供する。 - 特許庁