「memory request」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

While performing erasing processing or writing processing of an electrically erasable and writable program memory (18), an interruption request or exception processing request to a central processing unit(CPU) (12) is excluded or invalidated.例文帳に追加

電気的に消去及び書き込み可能なプログラムメモリ（１８）の消去処理又は書込み処理が行われている期間、中央処理装置（１２）に対する割込み要求或いは例外処理要求を排除もしくは無効化する。 - 特許庁

While the processing is being carried out, an animation request is made on an operation part by the operation part 9, the request of the operation part 9 accesses a FLASH memory 6 from the ASIC 1 being the image forming IC, via the PCI bus 4.例文帳に追加

この処理を行なっている際に、操作部９から操作部上でのアニメーション要求が発生すると、操作部９の要求は、画像形成処理ＩＣ：ＡＳＩＣ１から、ＰＣＩバス４を介してＦＬＡＳＨメモリ６にアクセスされる。 - 特許庁

The disk drive device 11 which reads data from an optical disk 17 based on a request from a host computer 18 and transmits the data to the host computer 18 with an incorporated memory 15b as a data buffer is provided with a memory extension connector 12 for installing an extension memory 13 performing a data buffer function in cooperation with the incorporated memory 15b from outside a casing.例文帳に追加

ホストコンピュータ１８からの要求に基づいて光ディスク１７からデータを読み取り、内蔵メモリ１５ｂをデータバッファとしてホストコンピュータ１８に送出するディスクドライブ装置１１において、内蔵メモリ１５ｂと共同してデータバッファ機能を行なう増設メモリ１３を、筐体の外部から装着するためのメモリ増設コネクタ１２を備えるようにしている。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

Each channel control part is provided with a CPU for receiving the data input/output request in each file, an input/output processor for outputting an input/output request corresponding to the data input/output request of each file in response to a command from the CPU and a memory system for storing information required for file access processing to be executed by the CPU.例文帳に追加

チャネル制御部はファイル単位でのデータ入出力要求を受信するＣＰＵと、ＣＰＵの指令に応答してファイル単位でのデータ入出力要求に対応するＩ／Ｏ要求を出力するＩ／Ｏプロセッサと、ＣＰＵのファイルアクセス処理に要する情報を記憶するメモリシステムを備える。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

This failure diagnosis data recording system includes a storage request node 10a for detecting own failure and a storage performing node 10b connected to the storage request node 10a through the multiplex communication line 12, wherein diagnosis data brought by failure detection performed by the storage request node 10a is stored in a memory 14 of the storage performing node 10b.例文帳に追加

自己の故障検知を行う記憶依頼ノード１０ａと、その記憶依頼ノード１０ａに多重通信線１２を介して接続する記憶実行ノード１０ｂと、を設け、記憶依頼ノード１０ａにより実行された故障検知に伴う診断用データを、その記憶実行ノード１０ｂの有するメモリ１４に記憶させる。 - 特許庁

A control circuit 14 inputs a read request signal Read_RQ relating to data read of a memory and a burst length information signal BL relating to read request and controls a pull-up circuit 11 so as to pull up a data strobe signal DQS when the read request Read_RQ becomes active.例文帳に追加

制御回路１４は、メモリのデータリードに係るリード要求信号Ｒｅａｄ＿ＲＱとリード要求に係るバースト長情報信号ＢＬとを入力し、リード要求信号Ｒｅａｄ＿ＲＱがアクティブとなった場合にデータストローブ信号ＤＱＳをプルアップするようにプルアップ回路１１を制御する。 - 特許庁

In response to a request Smr from an application, the storage areas of a transmitting memory 101 and a receiving memory 107 are assigned and when receiving data, the average throughput of received data written in the storage area is measured.例文帳に追加

アプリケーションからの要求Ｓｍｒに応じて送信メモリ１０１および受信メモリ１０７の記憶領域が割り当てられ、データ受信時において、この記憶領域に書き込まれる受信データの平均的なスループットが測定される。 - 特許庁

A memory command output control unit 90 reads data by an access unit from a memory device 30 based on a read request of a CPU 10, and a read preliminary data holding unit 60 holds the data of the last access unit among the read data.例文帳に追加

メモリコマンド出力制御部９０が、ＣＰＵ１０のリード要求に基づいてメモリ装置３０からアクセス単位ごとにデータを読み出し、リード予備データ保持部６０が、読み出されたデータのうち最後のアクセス単位のデータを保持する。 - 特許庁

An address arrangement of an image memory in a multibeam laser printer is set to be a continuous address arrangement in response to a request from a printing mechanism so that send data to the printing mechanism comes to be continuously read out on a main memory device.例文帳に追加

印画機構への送出データが主記憶デバイス上で連続したデータ読み出しとなるように、マルチビームレーザプリンタにおけるイメージメモリのアドレス配置を印画機構からの要求に対して連続したアドレス配置とするようにした。 - 特許庁

In order to realize this transferring, the data cache is provided with a mechanism for rewriting a tag memory and a data memory in accordance with a writing request from a bus, and the coprocessor is provided with an address generating device for designating the data cache as a writing address.例文帳に追加

これを実現するために、データキャッシュには、バスからの書き込み要求に応じてタグメモリとデータメモリを書き換える機構を搭載し、コプロセッサにはデータキャッシュを書き込み先として指定可能なアドレス生成装置を搭載する。 - 特許庁

The storage 302 stores the received data in a temporary memory means on demand of delay writing, and also stores the data stored in the temporary memory means in a storage medium, upon receiving the delay writing execution request.例文帳に追加

ストレージ３０２は、受信したデータを遅延書き込み要求に応じて一時記憶手段に格納するとともに、遅延書き込み実行要求を受信するとその一時記憶手段に格納されているデータを記憶媒体に格納する。 - 特許庁

In the first case the writing request for a first data group occurs, the writing operation of the first data group is executed for a first memory cell group among one set of the memory cells selected according to the present address.例文帳に追加

第１のデータ群に対する書き込み要求が発生する第１の場合には、現行アドレスに従って選択される１組のメモリセルのうちの第１のメモリセル群に対し、第１のデータ群の書き込み動作が実行される。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

Peripheral setting information is previously stored in a nonvolatile memory 16; at the same time that the setting request is selected, an address counter is started and the setting information is read from the nonvolatile memory and set in the peripherals 17, 18.例文帳に追加

周辺機器設定情報が不揮発性メモリ１６に予め格納され、前記設定要求の選択と同時にアドレスカウンタが起動され不揮発性メモリから設定情報が読み出され周辺機器１７，１８に設定される。 - 特許庁

When there is a writing request to the HDD during the spin up, data is written in the buffer memory 43, and when the spin up is finished, the written data written into the HDD, and the buffer memory 43 is released.例文帳に追加

スピンアップ中にＨＤＤへの書き込み要求があった場合には上記バッファ用メモリ４３にデータが書き込まれ、スピンアップが完了した場合には当該書き込まれたデータをＨＤＤへ書き出して、バッファ用メモリ４３を解放する。 - 特許庁

To prevent that the data in a memory are not recorded on a disk, when a request to stop the recording operation is generated, although the memory is provided for once storing the data to record on the disk.例文帳に追加

ディスクに記録されるデータを一旦記憶するメモリを備えているにもかかわらず記録停止要求が生じたときにそのメモリ内に存在する記録されるべきであったデータのディスクへの記録漏れを生じることのないようにする。 - 特許庁

When it is decided that there is a free space for two or more entries in the L1 cache memory, the instruction controller 10 outputs an instruction prefetch request to the L1 cache memory in an address boundary corresponding to line size of an L1 cache line.例文帳に追加

そして、命令制御装置は、Ｌ１キャッシュメモリ内に少なくとも２エントリ以上の空きがあると判定された場合に、Ｌ１キャッシュラインのラインサイズに従ったアドレス境界で命令プリフェッチ要求をＬ１キャッシュメモリに出力する。 - 特許庁

A redundancy decision circuit 28 decides which of a normal memory cell and a redundant memory cell is accessed corresponding to the internal access request IREFZ or external access requests RDZ and WRZ (redundancy decision).例文帳に追加

冗長判定回路２８は、内部アクセス要求ＩＲＥＦＺおよび外部アクセス要求ＲＤＺ、ＷＲＺにそれぞれ対応して通常メモリセルまたは冗長メモリセルの何れをアクセスするかを判定する（冗長判定）。 - 特許庁

The data storage quantity of the buffer memory 1 is controlled by supplementing TS packet data from the packet data transmitter 30 with cooperation of a memory quantity monitor section 2, a packet data request section 3, and a packet data write section 4.例文帳に追加

このバッファメモリー１におけるデータ蓄積量は、メモリー量監視部２、パケットデータ要求部３、パケットデータ書込み部４の協力により、パケットデータ送出装置３０からのＴＳパケットデータを補充することにより制御されている。 - 特許庁

At the time t 12, the absence of a request for switching the display data SD on an LCD is determined by a first flag F 1 and a second display memory 22 is determined as a writable display memory by a third flag F 3.例文帳に追加

時刻ｔ１２のとき、第１フラグＦ１によりＬＣＤ上の表示データＳＤの切り替え要求なしが識別され、第３フラグＦ３により、書き込み可能な表示メモリとして第２表示メモリ２２が識別される。 - 特許庁

The memory controller can interface with the outside according to a predetermined protocol and the memory controller performs error detection/correction for the stored information at predetermined intervals of time as well as reading the stored information to the outside at an external access request.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を所定時間毎に行う。 - 特許庁

A priority control part 17 switches a system bus 20 so that a processing part performing the process of a precedent stage can access the memory 18 preferentially when the processing part makes a request to access to the memory 18.例文帳に追加

優先制御部１７は、複数の処理部等１０〜１５からメモリ１８へのアクセス要求があった場合に、より前段の処理を実行する処理部等１０〜１５を優先してメモリ１８へアクセスできるようシステムバス２０を切替える。 - 特許庁

For example, in response to a readout request from the CPU0 (1-0), the flash memory 0 (2-0) outputs data read out from a memory mat in synchronization with the phase-shifted clock signal supplied to the CPU0 (1-0).例文帳に追加

たとえば、フラッシュメモリ０（２−０）は、ＣＰＵ０（１−０）からの読み出し要求に応答して、ＣＰＵ０（１−０）に供給される位相シフトされたクロック信号に同期してメモリマットから読み出したデータを共通バスに出力する。 - 特許庁

To provide a semiconductor integrated circuit device which can cope with access request from plural memory master and can suppress an operation current consumed in a cache memory to a less value without reducing a cache bit rate.例文帳に追加

キャッシュヒット率を低下させることなく、複数のメモリマスタからのアクセス要求に対応することができ、しかも、キャッシュメモリで消費される動作電流を小さく抑えることのできる半導体集積回路装置を提供すること。 - 特許庁

The plurality of memory arrays corresponding to the predetermined through electrodes for data are activated in response to an access request, and also the plurality of activated memory arrays and the predetermined through electrodes for data are sequentially connected.例文帳に追加

そして、アクセスが要求されたことに応答して、所定のデータ用貫通電極に対応する複数のメモリアレイを活性化させるとともに、活性化した複数のメモリアレイと前記所定のデータ用貫通電極とを順次接続する。 - 特許庁

Idle counters 19-21 are counted up when there is no access request from the correspondent memory masters 10-12 and access counters 22-24 are counted up when there are access requests from the correspondent memory masters 10-12.例文帳に追加

アイドルカウンタ１９〜アイドルカウンタ２１は、対応するメモリマスタ１０〜メモリマスタ１２からアクセス要求が無いとカウントアップされ、アクセスカウンタ２２〜アクセスカウンタ２４は、対応するメモリマスタ１０〜メモリマスタ１２からアクセス要求があると、カウントアップされる。 - 特許庁

The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁

The method includes a step of registering a plurality of contact addresses about the users in the controller entity, a step of receiving the request for the communication link to the user in the controller entity, a step of inquiring the information about the way to process the request to a user-information memory unit, and a step of processing the request in accordance with the information from the user-information memory unit.例文帳に追加

この方法は、ユーザに関する複数のコンタクトアドレスをコントローラエンティティ内に登録する段階と、ユーザに対する通信リンクのための要求をコントローラエンティティにおいて受け取る段階と、この要求をどのように処理すべきかに関する仕方に関する情報をユーザ情報記憶装置に問い合わせる段階と、ユーザ情報記憶装置からの情報にしたがってその要求を処理する段階と、を含む。 - 特許庁

When a print execution request is issued from another application operating in parallel to an application having issued its print execution request during printing, a control part 10 changes over printing by a productivity improving printing method to printing by a memory saving printing method.例文帳に追加

制御部１０は、印刷中にその印刷実行要求をしたアプリと並行動作する他のアプリからの印刷実行要求があった場合、生産性向上印刷方式による印刷からメモリ節約印刷方式による印刷に切り替える。 - 特許庁

An overlap line control section 161b compares the number of counts by a line counter 161a with the number of overlap lines BLINE3, performs output request to a data output section 160 until they match each other, and performs read request to a memory controller.例文帳に追加

重複ライン制御部１６１ｂは、ラインカウンタ１６１ａによるカウント数と重複ライン数BLINE3とを比較し、これらが一致するまでデータ出力部１６０に対して出力要求を行い、メモリコントローラに対してはリード要求を行う。 - 特許庁

To suppress the number of external terminals which are increased by outputting information for identifying a data transfer channel related to a data transfer request by a master chip, to a minimum in the case of providing a direct memory access(DMA) transfer request generated in a slave chip to the master chip.例文帳に追加

スレーブチップ内で発生したＤＭＡ転送要求をマスタチップに与える場合にデータ転送要求に係るデータ転送チャネルをマスタチップで識別するための情報出力によって増える外部端子の数を最小限に抑える。 - 特許庁

When an image data transmission request from the printer 102 is received after the setting request of the selectively instructed print mode is transmitted, image data are read from a flash memory 204 and transmitted to the printer 102 via the infrared I/F 103.例文帳に追加

そして、選択指示されたプリントモードの設定要求を送信した後、プリンタ１０２からの画像データ送信要求を受信すると、フラッシュメモリ２０４から画像データが読み出されて、赤外線Ｉ／Ｆ１０３を介してプリンタ１０２に送信される。 - 特許庁

An HTTP request from a client is analyzed, an in-memory DB in the search server is searched in accordance with the analysis result to obtain target information, or the HTTP request is transmitted to the WEB server to obtain the target information.例文帳に追加

クライアントからのＨＴＴＰ要求を解析し、その解析結果に応じて検索サーバ内のインメモリＤＢを検索して目的の情報を取得するか、又はＷＥＢサーバへＨＴＴＰ要求を送信して目的の情報を取得する。 - 特許庁

A bus mediation part 9 mediates a bus request and an access request from respective controllers 7, 8 and 10 and converts a logical address for access to the frame memory 4 provided from the respective controllers to a real address for improving the cache hit rate.例文帳に追加

バス調停部９は、各コントローラ７、８、１０からバス要求、アクセス要求を調停するとともに、各コントローラから提供されるフレーメモリ４へのアクセスのための論理アドレスをキャッシュヒット率が向上するような実アドレスに変換する。 - 特許庁

When the print request file of DPOF describing images to be printed in file names of the images is in a memory card in a digital still camera (DSC) 3012 in the side for supplying images, a printer 1000 requests the print request file.例文帳に追加

画像を供給する側であるデジタルカメラ（ＤＳＣ）３０１２内のメモリカードに、印刷すべき画像をその画像のファイル名で記述したＤＰＯＦによる印刷要求ファイルがあったとき、プリンタ１０００はその印刷要求ファイルを要求する。 - 特許庁

To provide a queue management system which immediately responds to the request/return of queue addresses that simultaneously come from plural ports by providing a buffer in each port without accessing a memory and can simultaneously responds the request and return of a queue address.例文帳に追加

バッファをポート毎に持つことにより、複数のポートから同時に来た、キューアドレスの要求／返却に対して、メモリへのアクセス無しに即座に応答し、キューアドレスの要求と返却に対して、同時に応答することができるキュー管理システムを提供する。 - 特許庁

It is determined that when a CPU 3 outputs a reset request by rewriting of the program or the update of the correction data on a monitoring reset control portion 2 side, for example, when a memory indicating a reset request is in a set state "1" due to CPU failure.例文帳に追加

監視リセット制御部２側でＣＰＵ３がプログラムの書換えや補正データの更新によってリセット要求を出しているときと、例えばＣＰＵ異常によってリセット要求を示すメモリがセット状態“１”になってしまったときとを判別する。 - 特許庁

Under re-pressing a main power source switch when a power source control part detects either a recovery request from a printer unit or a recovery request from a facsimile unit, one having requested recovery is written in a memory and a power supply to a main control part is started again.例文帳に追加

主電源スイッチの再押下、プリンタユニットからの復帰要求またはファックスユニットからの復帰要求のいずれかを電源制御部が検出すると、復帰要求先をメモリに書き込み、メイン制御部への電力供給を再開する。 - 特許庁

When a call originating request and the selecting instruction of caller information are accepted from the subscriber, a control 6 reads the selection instructed caller information out of the memory 7 and sends it to an exchange or telephone set on the side of call termination together with the call originating request.例文帳に追加

制御部６は、加入者から発呼要求と発信者情報の選択指示とを受け付けると、選択指示された発信者情報をメモリ部７から読み出して発呼要求とともに着呼側の交換機又は電話機に送出する。 - 特許庁

To manage the remaining capacity of a memory without depending upon an UP/DOWN counter which generates a write request signal and a read request signal and to make writing operation and reading operation fast and a relevant device inexpensive.例文帳に追加

書き込み要求信号及びリード要求信号を発生するＵＰ／ＤＯＷＮカウンタに依存することなく、メモリ残量を管理できるようにすると共に、書込み動作及び読出し動作を高速化及び、当該装置を低廉化できるようにする。 - 特許庁

The operability of the user is improved, and the unnecessary power is suppressed by changing the period from reception of the non-operation state request to supply the electric power to the volatile memory according to the mode of the non-operation state request.例文帳に追加

このように非作動状態要求を受け付けてから、揮発性メモリに電力を供給する期間を、非作動状態要求の態様に応じて変更することによって、使用者の操作性を向上し、不要な電力を抑制する。 - 特許庁

The divided data transfer requests are assembled, by a request assembly section 111b, into data transfer request in which data transfer requests to the memory banks are combined one by one, and outputted as a plurality of new data transfer requests.例文帳に追加

分割されたデータ転送要求は、リクエスト組み立て部１１１ｂによって、各メモリバンクに対するデータ転送要求が１つずつ組み合わせられたデータ転送要求に組み立てられて、複数の新たなデータ転送要求として出力される。 - 特許庁

The information storage device 70 updates the split areas 781-783 within the memory area 78 as intended by the user according to the split request that reflects the user's intention.例文帳に追加

この情報記憶装置７０は、ユーザの意向を反映した分割要求により、メモリ領域７８内の分割領域７８１〜７８３がユーザの意図するように更新される。 - 特許庁