「memory reset」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a phase transformation memory wherein current (reset current) necessary for changing to amorphous substance is reduced.例文帳に追加

非晶質化のために必要な電流（リセット電流）を低減した相変化メモリを提供する。 - 特許庁

To maintain screen display when executing a software reset without implementing a display-dedicated memory.例文帳に追加

ソフトウェアリセットを実行する場合に、表示専用メモリを実装せずに画面表示を維持する。 - 特許庁

After key data information is recorded in the high speed memory 10, a microprocessor 4 receives a reset release signal from the reset control circuit 3 and begins software processing.例文帳に追加

マイクロプロセッサ４は高速メモリ１０にキーデータ情報が記録された後、リセットコントロール回路３からのリセット解除信号を受けてソフトウェア処理を開始する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which an erroneous reset operation and breakdown of a memory cell are prevented so as to enable a stable operation.例文帳に追加

誤リセット動作やメモリセルの破壊を防止して安定的な動作を可能にする不揮発性半導体記憶装置を提供する。 - 特許庁

This gives that as a memory cell is programmed after being initialized to a reset or set state, it is possible to correctly program the memory cell without influence from the previous state of the memory cell.例文帳に追加

これにより、メモリセルをリセット状態又はセット状態に初期化した後に所望の状態にプログラムするので以前状態の影響を受けず正確にプログラムできる。 - 特許庁

A lighting timer counter 181 (an accumulated lighting time measurement part) and an added-up lighting time memory 182 (an added-up time memory part) reset an accumulated lighting time when the reset signal is inputted.例文帳に追加

点灯計時カウンタ１８１（累積点灯時間測定部）及び点灯積算時間記憶素子１８２（累積点灯時間記憶部）は、リセット信号を入力すると、累積点灯時間をリセットする。 - 特許庁

In this case, the specific instruction is set as an instruction which is not accompanied by memory update such as NOP so that even when the runaway of the CPU 3 is generated before the CPU 3 is reset by a reset signal RS, memory contents can be surely protected.例文帳に追加

特殊命令をＮＯＰのようなメモリ更新を伴わない命令としておけば、リセット信号ＲＳによってＣＰＵ３がリセットされる前に暴走しても、メモリ内容は確実に保護される。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array 1 including memory cells MC of which the set state and reset state are transferrable and memory cells MC which are fixed to the permanent state; and a control circuit.例文帳に追加

不揮発性半導体記憶装置は、セット状態及びリセット状態の遷移が可能なメモリセルＭＣと、パーマネント状態に固定されたメモリセルＭＣとを含むメモリセルアレイ１と、制御回路とを備える。 - 特許庁

When an initialization sequence by use of a reset signal transmitted from a power-on reset circuit 2 to a memory initialization circuit 7 fails, a memory control part 5 controls an initialization control circuit 6, so that the memory initialization circuit 7 transmits the initialization control signal, and the memory initialization circuit 7 executes the initialization sequence.例文帳に追加

パワーオンリセット回路２からメモリ初期化回路７へのリセット信号発信による初期化シーケンスに失敗した場合、メモリ制御部５は、初期化制御回路６を制御して、メモリ初期化回路７に初期化制御信号を発信させ、再度、メモリ初期化回路７に初期化シーケンスを実行させる。 - 特許庁

When a reset button 83 is long-pressed, a CPU 91 executes an initialization program in a IPL memory 93.例文帳に追加

リセットボタン８３が長押しされると、ＣＰＵ９１は、ＩＰＬメモリ９３内の初期化プログラムを実行する。 - 特許庁

A reset noise generated as a result of initialization of the sensor cell portion is written to the plurality of memory cell portions at the same time.例文帳に追加

センサセル部を初期化したことによって生じるリセットノイズを、複数のメモリセル部に同時に書き込む。 - 特許庁

After power-on or hard reset, control is given to a program stored on read-only memory (normally PROM). 例文帳に追加

電源投入やハードリセットが行われると、ROM (通常は PROM) に保存されているプログラムに制御が渡される。 - JM

To provide a semiconductor memory in which the reset time of a word line can be shortened and the access speed can be increased.例文帳に追加

ワード線のリセット時間を早め、アクセスを高速化する半導体記憶回路装置を提供すること。 - 特許庁

When the reset is not required, the presence/absence of the achievement of a changeover sheet number to memory storage is judged (S25).例文帳に追加

リセットの必要が無いならば、メモリ蓄積への切り替枚数の達成の有無を判断する（Ｓ25）。 - 特許庁

This read/reset system is so formed that after reading stored data, write data to the random access memory is changed over into reset information by an output differentiating a signal, which makes the address to be read/reset into read enabling one, by a write clock of the random access memory and an address to be written in the random access memory is changed into the address.例文帳に追加

格納されているデータをリードした後にリード・リセットすべきアドレスをリード・イネーブルにする信号を該ランダム・アクセス・メモリのライト・クロックによって微分した出力により、該ランダム・アクセス・メモリへのライト・データをリセット情報に切り替え、該ランダム・アクセス・メモリにライトするアドレスを当該アドレスに切り替えるように構成する。 - 特許庁

A memory reset unit 19 is disposed to clear a memory 15 for storing one cycle of a compensated signal to be input, and signal information stored in the memory 15 is freely reset according to the state of the disk device through a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

To raise an efficiency in an operation at a reset time of a secondary memory device having a large capacity which is provided in an image forming apparatus and is independent from a page memory.例文帳に追加

画像形成装置本体内に設けられたページメモリとは別の大容量の２次記憶装置のリセット時の処理を効率化すること。 - 特許庁

Thereafter, updating processing to reset the number of rotations on the memory and rewrite positional information on the memory to positional information showing the moved position.例文帳に追加

そしてその後、メモリ上の回転数をリセットし、メモリ上の位置情報を移動後の位置を示す位置情報に書き換える更新処理をする。 - 特許庁

A circuit 30 generates a memory initializing timing signal 8 and a memory initializing select signal 9 from a reset signal 30 and a clock signal 7.例文帳に追加

回路３０はリセット信号３０とクロック信号７からメモリ初期化タイミング信号８およびメモリ初期化選択信号９を発生する。 - 特許庁

When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁

The setup information storage memory 50 is provided with a reset terminal, which is connected to a reset line (54), thereby enabling hardware resetting from outside with a switch 63.例文帳に追加

セットアップ情報格納メモリ５０にリセット端子を設け、このリセット端子をリセットライン（５４）に接続し、外部からスイッチ６３によりハードウェア的にリセット可能とした。 - 特許庁

A memory circuit 3 retains and outputs the use information signal input in the input terminal, when a reset signal As is input in a reset terminal RST.例文帳に追加

記憶回路３は、リセット端子ＲＳＴにリセット信号Ａ２が入力されているときの、入力端子ＩＮに入力されている使用情報信号を保持して出力する。 - 特許庁

A reset address is allocated to a RAM 23 at least immediately after releasing reset and the boot code is stored into a nonvolatile memory device (NAND flash) 22 requiring sequential accesses.例文帳に追加

少なくともリセット開放直後においてＲＡＭ２３にリセットアドレスを割り当て、シーケンシャルアクセスの必要な不揮発性メモリデバイス（ＮＡＮＤフラッシュ）２２にブートコードを格納する。 - 特許庁

The master processor sets whether the initialization program is stored in a local memory (6) or in an external memory (9) based on the kind of the reset signal, and the slave processor reads the initialization program from the selected local memory or external memory.例文帳に追加

マスタープロセッサが、リセット信号の種類に基づいて、初期化プログラムがローカルメモリ（６）又は外部メモリ（９）の何れにあるかを設定し、スレーブプロセッサは、選択されたローカルメモリ又は外部メモリから初期化プログラムを読み出す。 - 特許庁

The control circuit rewrites at least one memory cell of which the set state and reset state are transferrable when holding data, to the set state from the reset state, and executes the readout operation after the memory cells MC in the set state when data reading are rewritten to the reset state.例文帳に追加

制御回路は、データ保持時に少なくとも１つのセット状態及びリセット状態の遷移が可能なメモリセルＭＣをリセット状態からセット状態に書き換え、データ読み出し時にセット状態のメモリセルＭＣを、リセット状態に書き換えた後、読み出し動作を実行する。 - 特許庁

This semiconductor memory is provided with a memory part for storing data and a memory controller for controlling access to the memory part, and the memory controller is provided with a function for outputting a dummy ID to the outside when an ID read request is input from the outside during a power-on reset period.例文帳に追加

データを記憶するメモリ部と、メモリ部に対するアクセスを制御するメモリコントローラとを有し、メモリコントローラは、パワーオンリセット期間中に外部からＩＤ読み出し要求が入力されたら、ダミーＩＤを外部に出力する機能を有する。 - 特許庁

The microcomputer 1 incorporating the flash memory is provided with an OR circuit 21 for calculating OR between a reset signal from a flash writer 3 and a reset signal generated by a reset circuit part 30 and a signal control part 20 for using one of I/O port signals also as a reset signal.例文帳に追加

フラッシュライター３からのリセット信号と、リセット回路部３０が生成したリセット信号とを論理和するための論理和回路２１と、入出力ポート信号の１本をリセット信号との兼用にするために信号制御部２０とをフラッシュメモリ内蔵マイクロコンピュータ１の内部に備える。 - 特許庁

The control circuit 30 applies a reset pulse more than once for changing the resistance state of the selected memory cell MC, and also performs repair operation, after applying the reset pulse, to apply pulse voltage having longer pulse width than the reset pulse to the memory cell MC whose resistance state has not been changed even after the reset pulse is applied the predetermined number of times.例文帳に追加

制御回路３０は、選択メモリセルＭＣの抵抗状態を遷移させるためリセットパルスを複数回印加するとともに、所定回数のリセットパルスの印加によっても抵抗状態が遷移しなかった選択メモリセルＭＣに、リセットパルス印加に続いて、リセットパルスよりパルス幅の長いパルス電圧を印加する救済動作を実行する。 - 特許庁

In the test circuit of the device 400 equipped with the nonvolatile memory 402, an external reset control section 410 generates an internal reset signal 414 by masking the external reset signal 222 for a predetermined period, and a CPU 401 controls an execution of a self-testing and a write of this test result to the nonvolatile memory 402 based on the internal reset signal 414.例文帳に追加

不揮発性メモリ４０２を備えたデバイス４００のテスト回路であって、外部リセット制御部４１０は外部リセット信号２２２を所定の期間マスクして内部リセット信号４１４を生成し、ＣＰＵ４０１は内部リセット信号４１４に基づいて、自己試験の実行とその結果の不揮発性メモリ４０２への書き込みとを制御する。 - 特許庁

To provide a nonvolatile semiconductor memory device for attaining a low power consumption while securing a stable reset of a selection memory cell.例文帳に追加

選択メモリセルの安定なリセットを確保しつつ低消費電力化を実現する不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a semiconductor memory device which enables high processing speed when set operation, reset operation, of read operation is executed for a memory cell array.例文帳に追加

メモリセルアレイに対しセット動作、リセット動作又はリード動作を実行する際に、処理速度を高速化することのできる半導体記憶装置を提供する。 - 特許庁

A memory device 1 comprises a plurality of memory elements 21, and a driving part which carries out a resistance changing operation (a set operation or a reset operation) and a reading operation.例文帳に追加

記憶装置１は、複数の記憶素子２１と、抵抗変化動作（セット動作またはリセット動作）と読み出し動作とを行う駆動部とを備えている。 - 特許庁

When the mobile station 18 is powered ON, the notification number stored in the internal memory is reset (0).例文帳に追加

そして、移動局１８の電源投入時等には内蔵メモリに記憶済みの通報番号をリセット（０）する。 - 特許庁

The secret information acquired from the authentication server is stored in a volatile memory, and erased power disconnection and reset.例文帳に追加

認証サーバから取得した機密情報は、揮発性メモリに保持され、電源断、リセット時に消去される。 - 特許庁

While protecting data in the local memory 102, a reset signal is outputted to initialize the board 100.例文帳に追加

更に、ローカルメモリ１０２のデータを保護した上で、リセット信号を出力しプリンタ制御ボードの初期化を行う。 - 特許庁

PHASE-CHANGE MEMORY DEVICE AND METHOD FOR UNIFORMLY MAINTAINING RESISTANCE RANGE OF PHASE-CHANGE MATERIAL IN RESET STATE例文帳に追加

リセット状態での相変化物質の抵抗値の範囲を均一に維持する相変化メモリ装置及びその方法 - 特許庁

Further, the control circuit 108 reads out the information D, which is reset in a reset cycle longer than the update cycle based on the monitoring clock LF0 and stored in the internal storage circuit every time the information is reset, from the memory 114 and updates the read information.例文帳に追加

また、制御回路１０８は、上記更新周期よりも長く監視用クロックＬＦ０に基づいたリセット周期でリセットされ、リセットの度に内部記憶回路に格納された情報Ｄをメモリ１１４から読み出して更新する。 - 特許庁

The nonvolatile semiconductor memory device, which is provided with a plurality of memory chips operated by specifying a chip address, is provided with: first memory chips set so as to be operated by specifying a chip address at the time of reset; and second memory chips set not so as to be operated without specifying a chip address at the time of reset.例文帳に追加

チップアドレス指定されることにより動作する複数のメモリチップを備えた不揮発性半導体記憶装置であって、リセット時においてチップアドレス指定されて動作するように設定されている第１のメモリチップと、リセット時においてチップアドレス指定されず動作しないように設定されている第２のメモリチップと、を備える。 - 特許庁

A reset control part (230) is provided which can sequentially reset the plurality of the memory modules (MOD0 to MOD7) at different timings for each memory module according to an instruction from the controller (210), and concentration of electric current caused by resetting is avoided.例文帳に追加

上記コントローラからの指示に従って上記複数のメモリモジュールを上記メモリモジュール毎に互いに異なるタイミングで順次リセット可能なリセット制御部（２３０）を設け、リセットに起因する電流集中の回避を図る。 - 特許庁

To shorten a reset time when an imaging apparatus in a waiting state under an energy saving mode is reset to an imageable state by reducing the time for transferring control data between a volatile memory and a nonvolatile memory in the control section.例文帳に追加

省エネルギーモードによって待機状態の画像形成装置が画像形成可能な状態へ復帰する際に、制御部内の揮発メモリと不揮発メモリ間の制御データの転送時間を減らして、復帰時間を短縮する。 - 特許庁

Data to be written into the memory cell array 1 are stored in the memory cell array 1 by using the memory cells MC of which the set state and reset state are transferrable and the memory cells MC in the permanent state, respectively at least one by one.例文帳に追加

メモリセルアレイ１に書き込まれるデータは、セット状態及びリセット状態の遷移が可能なメモリセルＭＣ及びパーマネント状態のメモリセルＭＣをそれぞれ少なくとも１つずつ用いてメモリセルアレイ１内に記憶される。 - 特許庁

When the onboard battery 101 is replaced and connected, a power supply interruption monitoring memory 128 is reset, the backup memory 113c is initialized, at the time of starting operation of the control PCU 11a, based on reset information, and the power supply monitoring memory 128 is rewritten to a set state.例文帳に追加

車載バッテリ１０１が取替え接続されると、電源遮断監視メモリ１２８がリセットされ、制御用ＣＰＵ１１１ａの運転開始に際しては、リセット情報に基づいてバックアップメモリ１１３ｃを初期化するとともに、電源監視メモリ１２８をセット状態に書換える。 - 特許庁

To appropriately achieve setting operation by setting a suitable compliance current for each memory cell while preventing occurrence of an incorrect reset action and destruction of the memory cell, irrespective of fluctuation in a resistance value of the memory cell.例文帳に追加

メモリセルの抵抗値のばらつきに拘わらず、メモリセル毎に適切なコンプライアンス電流を設定し、誤リセット動作の発生やメモリセルの破壊を防止しつつ適切にセット動作を実行する。 - 特許庁

When the cancel operation is not detected until the measuring time Tsh2 elapses the reset determination extension period, reset of the accumulated lighting time recorded on a non-volatile memory is determined.例文帳に追加

点灯時間Ｔｓｈ２がリセット確定猶予時間に達するまでにキャンセル操作を検出しなかった場合、不揮発性メモリに記録された累積点灯時間のリセットを確定する。 - 特許庁

An address counter circuit 26 generates an internal address for selecting a memory cell successively with the prescribed period in an activation period of a reset signal in accordance with a reset signal externally given.例文帳に追加

アドレスカウンタ回路２６は、外部から与えられるリセット信号に応じて、リセット信号の活性期間においてメモリセルを順次選択するための内部アドレスを所定の周期で発生する。 - 特許庁