「memory reset」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When restarting is instructed by pushing a reset key 14, the RAM 18 is initialized and setting information and the patch file read from the flash memory 17 are written in.例文帳に追加

リセットキー１４の押下により再起動が指示された場合にＲＡＭ１８を初期化し、そこにＦｌａｓｈメモリ１７から読み出したプログラムの設定情報とパッチファイルを書き込む。 - 特許庁

Then, an operation schedule table is acquired from a memory 312 and the reproduction time is acquired from the timer circuit 313, and it is determined whether or not the reproduction time matches to a prespecified reset time.例文帳に追加

そして、メモリ３１２から動作スケジュールテーブルを取得し、タイマー回路３１３から再生時間を取得し、再生時間が予め定めたリセット時間に一致するか否かを判断する。 - 特許庁

While an in-double-side-refeeding flag is written to a memory as a sheet is refed, the in-both-side-refeeding flag is reset in response to completion of refeeding of the sheet.例文帳に追加

シートの再給送に応じて両面再給送中フラグがメモリに書き込まれる一方、シートの再給送が完了するのに応じて両面再給送中フラグがリセットされる。 - 特許庁

When the power of the body of the apparatus is turned on, before enabling RESET to the CPU 1, the control circuit 4 reads out the data from the non-volatile memory 3 and develops the data on the DP-RAM 2.例文帳に追加

また、装置本体の電源投入時にはＣＰＵ１へのＲＥＳＥＴを発効する前に、不揮発性メモリ３からＤＰ−ＲＡＭ２上にデータを読み出し展開する。 - 特許庁

The data stored in the memory means can be erased based on the prescribed action of a reset switch 64, and the error report by the error reporting means can be released based on the prescribed action.例文帳に追加

リセットスイッチ６４の所定の操作に基づき記憶手段にて記憶されたデータを消去可能とし、かつ、所定の操作に基づきエラー報知手段によるエラー報知を解除可能とした。 - 特許庁

An information processor comprises interruption issuing means for issuing a first interruption according to the input for an instruction of memory dump collection, reset process start means for issuing a second interruption to execute a program, which is arranged at an address indicated by a reset vector, according to the first interruption, and memory dump recording means for recording the memory dump in storage means in the process of the execution by the program, according to the second interruption.例文帳に追加

情報処理装置は、メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する。 - 特許庁

To restart operation normally with the data of a semiconductor memory by avoiding or deciding an error in data writing to the semiconductor memory, when a CPU is restarted after the CPU is reset for some influence while the microcomputer is writing the data to the semiconductor memory.例文帳に追加

マイクロコンピュータが半導体記憶装置にデータを書込んでいる間にＣＰＵが何らかの影響でリセットした場合において、ＣＰＵの再立上げの際に、半導体記憶装置へのデータ書込みエラーを回避もしくは判別し、半導体記憶装置のデータにより正常に動作を再開できるようにする。 - 特許庁

Similarly, a memory vertical selection circuit 5 does not generate a selection pulse of a vertical line at the first row, a memory vertical selection pulse disappearance detection circuit 22 detects the disappearance of the selection pulse, generates a forced reset pulse and resets the memory vertical selection circuit 5, and generates the selection pulse of the vertical line at the first row.例文帳に追加

同様に、メモリ縦選択回路５が１行目の縦の並びの選択パルスを発生しない時には、メモリ縦選択パルス消滅検出回路２２がその選択パルスの消滅を検出して強制リセットパルスを発生してメモリ縦選択回路５をリセットし、１行目の縦の並びの選択パルスを発生させる。 - 特許庁

When a memory horizontal selection circuit 6 does not generate a selection pulse of a horizontal line at a first row, a memory horizontal selection pulse disappearance detection circuit 23 detects the disappearance of the selection pulse, generates a forced reset pulse and resets the memory horizontal selection circuit 6, and generates the selection pulse of the horizontal line at the first row.例文帳に追加

メモリ横選択回路６が１行目の横の並びの選択パルスを発生しない時には、メモリ横選択パルス消滅検出回路２３がその選択パルスの消滅を検出して強制リセットパルスを発生してメモリ横選択回路６をリセットし、１行目の横の並びの選択パルスを発生させる。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

This electronic controller mounted with a nonvolatile memory which is incorporated with a power-on reset circuit having a write inhibition function when supplying power is provided with a power on/off circuit for the nonvolatile memory turning on/off power supplied to the nonvolatile memory according to supply voltage supplied to the nonvolatile memory.例文帳に追加

電気的にデータの消去及び書き込み可能で、かつ電源投入時の書き込み禁止機能を有するパワーオンリセット回路が内蔵されている不揮発性メモリを実装した電子制御装置において、不揮発性メモリに供給される供給電圧に応じて不揮発性メモリに供給する通電をオン／オフする不揮発性メモリ用電源オン／オフ回路を設けたことを特徴とする。 - 特許庁

The imaging apparatus is operated according to setting values stored in a nonvolatile memory at start by application of power, when all settings are initialized, after storage variables in the nonvolatile memory are reset to the initial value and the imaging apparatus is restarted.例文帳に追加

電源投入による起動時には、不揮発性メモリに記憶されている設定値に従い動作する撮像装置であって、全設定の初期化が実行されると、前記不揮発性メモリ内の記憶変数を初期値にリセットした後に、再起動することで実現される。 - 特許庁

When the buffer memory 38 becomes the FULL state while not receiving the all data, a timer is started by a system controller 32, and residual data are stored in a spare area of the buffer memory 38 before the timing to reset by the host device, then the standby state is interrupted.例文帳に追加

バッファメモリ３８が全データを受信しないままＦＵＬＬ状態となった場合、システムコントローラ３２はタイマをスタートさせ、ホスト装置がリセットをかけるタイミングに達する前に残存データをバッファメモリ３８の予備領域に格納して待機状態を中断する。 - 特許庁

By giving a function of automatically returning the mode to the setting of the last photographing frame, what is called, an UNDO function to the camera, the photographer can save time and labor to reset the last state depending on his memory, and also, the photographer can set the mode with no memory mistake.例文帳に追加

モードを前の撮影コマの設定に自動復帰するところのいわゆるＵＮＤＯ機能をカメラに持たせることにより、撮影者の記憶を頼りに前の状態に設定し直す場合の手間が省け、かつ記憶間違いのない設定を可能とした。 - 特許庁

In a memory cell 100, a reading circuit 30 having a reading bit line RBIT set as an output wiring line includes a switch transistor 31, a reset transistor 32, and an output wiring line driving transistor 33.例文帳に追加

メモリセル１００にて、読み出しビット線ＲＢＩＴを出力配線とする読み出し回路３０を、スイッチ用トランジスタ３１と、リセット用トランジスタ３２と、出力配線駆動用トランジスタ３３とで構成する。 - 特許庁

The memory Mg1 for G has the stored contents set to an enable state by a low-amplitude signal RSEL and has the stored contents reset to a disable state by a low amplitude selection signal BSEL.例文帳に追加

Ｇ用メモリＭｇ１は低振幅信号ＲＳＥＬによって記憶内容が動作許可状態にセットされ、低振幅選択信号ＢＳＥＬによって記憶内容が動作禁止状態にリセットされる。 - 特許庁

When a pattern detection section of an IPP 5 of an image processing apparatus detects a specified pattern in image data obtained by scanning a document, the image data are stored in a limited memory 60 which requires a password and a reset key.例文帳に追加

画像処理装置のIPP５のパターン検知部で、書類をスキャンして得られた画像データ中に特定パターンを検知すると、画像データは、パスワードと解除キーが必要な制限メモリ60へ格納される。 - 特許庁

Also, when the first image capturing is performed after the fresh data of a patient is input or a count of pages of the image recording is reset the image data saved in the image saving memory is eliminated.例文帳に追加

また、新たな患者データが入力された後、又は画像記録枚数のカウントがリセットされた後の１回目の画像取込み時にも、画像保存用メモリに保存されている画像データを消去する。 - 特許庁

For example, when a power on reset circuit 32 detects supply of a power source, a sense amplifier circuit 21 automatically reads the primary set data from in a primary set data area 12 on a memory cell array 11.例文帳に追加

たとえば、パワーオンリセット回路３２が電源の投入を検知すると、センスアンプ回路２１がメモリセルアレイ１１上の初期設定データ領域１２内より初期設定データを自動的に読み出す。 - 特許庁

An internal voltage adjusting circuit 100 of the semiconductor memory device performs processing in first to third periods that is obtained by dividing a period from power on to deactivation of a RESETB (reset bar) signal.例文帳に追加

半導体記憶装置の内部電圧調整回路１００は、電源が投入されてからＲＥＳＥＴＢ信号が非活性化されるまでの期間を第１〜第３期間に分けて処理する。 - 特許庁

The control signal generation circuit successively generates the control signals for accessing a memory core in response to the base signal, and generates the reset signal in response to at least any of the control signals.例文帳に追加

制御信号生成回路は、基幹信号に応答してメモリコアをアクセスするための制御信号を順次に生成し、制御信号の少なくともいずれかに応答してリセット信号を生成する。 - 特許庁

The interlock switch 25 is operated in the state where the fluorescent lamp 23 is removed from the socket 41, and when the operation time thereby exceeds a prescribed value, the data of lighting cumulative time of the memory 24 is reset.例文帳に追加

蛍光ランプ２３をソケット４１から除去した状態でインターロックスイッチ２５を操作し、それによる操作時間が所定値を越えたときにメモリ２４の点灯累積時間のデータをリセットする。 - 特許庁

The main control device 5 of the elevator applies a reset command a to a single stabilization circuit 31 after the program is renewed to a program storage memory 22 according to a program renewal command from the central monitoring device.例文帳に追加

エレベータの主制御装置５は、中央監視装置からのプログラム更新指令に応じてプログラム格納メモリ２２にプログラムを更新した後に、リセット指令ａを単安定回路３１へ印加する。 - 特許庁

Thus, there is an advantage that the memory cell is capable of having a uniform resistance range in a reset state even when the size of a contact area between the phase-change material and a lower contact varies from PRAM cell to cell.例文帳に追加

これにより、相変化物質と下部コンタクトとの接触面積の大きさがＰＲＡＭセル別に差があってもメモリセルがリセット状態で均一な抵抗範囲を有しうるという長所がある。 - 特許庁

The reset key of the limited memory 60 is transmitted to only a terminal personal computer PC (#1)12 of an administrator A having a special authority corresponding to a user together with the time when an unauthorized scan is made, user information, etc.例文帳に追加

不正スキャンが行われた日時やユーザー情報などとともに、制限メモリ60の解除キーが、使用者に対応した特別の権限をもつ管理者Ａの端末パソコンPC(#1)12に対してのみ送信される。 - 特許庁

To read out data stably without reducing access speed and increasing circuit area by performing simultaneously bit line reset operation in a read-out cycle of a flash memory of a NOR type and read-out operation.例文帳に追加

ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。 - 特許庁

The processor 107 controls an error data not to output the error data from the PE with the generated error to the external memory 145, and the PE matrix reset control part 121 invalidates all the data in the PE matrix core.例文帳に追加

プロセッサ１０７はエラーが発生したＰＥから外部メモリ１４５へエラーデータが出力されないよう制御し、ＰＥマトリックスリセット制御部１２１はＰＥマトリックスコア内の全データを無効化する。 - 特許庁

Then, the contents written to the memory cells are compared with the rewritten data, and only set data (crystallized and made low resistant) are written after only set cells are made to be temporarily reset (made amorphous and highly resistant).例文帳に追加

そして、メモリセルの書込み内容と書き換えデータを比較し、セットセルのみを一時リセット（アモルファス化、高抵抗化）とした後、セット（結晶化、低抵抗化）データのみ書込みを行うように動作する。 - 特許庁

When the working part 11 is mounted again during one surgery, the count values of the respective counters 45b-47b stored in a reset memory 49 when separated last time are read and set respectively.例文帳に追加

１回の手術中で作業部１１が再装着された場合には、前回の分離時に復帰メモリ４９に保存した各カウンタ４５ｂ〜４７ｂのカウント値を読み出して、これをそれぞれセットする。 - 特許庁

To provide a phase change memory capable of applying a reset current to phase change film for making it amorphous without the need for making the whole device larger and the need for a complicated manufacturing process.例文帳に追加

装置全体の大型化を必要とせず、また複雑な製造工程を要せずに、非晶質化のためのリセット電流を相変化膜に供給することができる相変化メモリを提供する。 - 特許庁

This device is provided with a word line driving circuit 2 driving a word line connected to a memory cell and resetting the word line, and the device is constituted so that a reset level of the word line driving circuit 2 set when reset operation of the word line is performed is switched between a first potential of a ground potential and the like and a second potential of a negative potential and the like.例文帳に追加

メモリセルに接続されたワード線を駆動してワード線をリセットするワード線駆動回路を備え、ワード線のリセット動作を行う際に設定されるワード線駆動回路のリセットレベルを、接地電位等の第１の電位と、マイナス電位等の第２の電位との間で切り替えるように構成される。 - 特許庁

This copy machine 1 is configured such that the warm reset is completed without performing initialization and check of a memory unit 12, although initialization and/or check, etc. of a CPU 10, an interface circuit unit 111, an image processing unit 112, a compression unit 113, and a communication unit 114 are performed upon the warm reset.例文帳に追加

本発明に係る複写機１は、ウォームリセット時において、ＣＰＵ１０、インターフェイス回路部１１１、画像処理部１１２、圧縮部１１３および通信部１１４の初期化および／またはチェック等は行われるが、メモリ部１２の初期化およびチェックが実施されることなくウォームリセットが完了する構成となっている。 - 特許庁

At reset time, the kind of a program ROM 310 connected to the semiconductor integrated circuit 300 is identified, either a ROM controller A303 or a ROM controller B308 is selected in accordance with the identified kind of the ROM, an access protocol for the ROM is executed, and a memory map is switched between the reset time and a normal time.例文帳に追加

リセット時に、半導体集積回路３００に接続されているプログラムＲＯＭ３１０の種類を識別し、識別したＲＯＭの種類に応じたＲＯＭコントローラＡ３０３又はＲＯＭコントローラＢ３０８を選択して、そのＲＯＭに対するアクセスプロトコルを実行し、リセット時と通常時とでメモリマップを切り換える。 - 特許庁

When a battery is mounted in the supply part 17 and power is supplied, or when the reset button 15 is pressed by a worker and a reset signal is received, the determination/processing part 26 reads out the company information stored in the memory 25 and causes the display part 14 to display the read-out company information.例文帳に追加

電池が電源部１７に装着されて電力が供給された際、または、作業者によってリセットボタン１５が押されてリセット信号を受信した際に、判定処理部２６は、事業者情報メモリ２５に記憶されている事業者情報を読み出し、読み出した事業者情報を表示部１４に表示させる。 - 特許庁

A status in a computer system is monitored, and when it is determined that any failure has occurred in the computer system, memory dump collection to make an external storage part 5 store the content of a main storage part 3 is automatically executed, and when memory dump collection has not been executed due to hardware lock or the like, memory dump collection is executed after system reset.例文帳に追加

計算機システム内の状態を監視し、計算機システムが障害を起こしたと判断した場合に、主記憶部３の内容を外部記憶部５に記憶させるメモリダンプ採取を自動的に行わせ、ハードウェアロックなどが原因でメモリダンプ採取が行われなかった場合は、システムリセット後にメモリダンプ採取を行えるようにした。 - 特許庁

A reference voltage generation circuit outputting adjusted reference voltage has a memory element group in which adjusted data can be written, a memory for adjustment having a latch circuit set at reset and set in accordance with adjusted data written in the memory element group, and an amplifier circuit outputting output reference voltage in accordance with adjusted data.例文帳に追加

本発明は，調整された基準電圧を出力する基準電圧生成回路において，調整データを書き込み可能なメモリ素子群と，リセット時にリセットされ，その後メモリ素子群に書き込まれた調整データに応じてセットされるラッチ回路とを有する調整用メモリと，調整データに応じた出力基準電圧を出力する増幅回路とを有する。 - 特許庁

A system data memory control device 106 overwrites the update operation control program from a host station 101 in a system data memory device 104, overwrites the identification information and version from the host station 101 in a system data memory storage device 105, selects one card on the basis of the identification information, and requests a reset to the start processing storage device 103b of this card.例文帳に追加

システムデータメモリ制御装置１０６は、上位局１０１からの更新運用制御プログラムをシステムデータメモリ装置１０４に上書きし、上位局１０１からの識別情報及びバージョンをシステムデータメモリ管理装置１０５に上書きし、識別情報を基に１つのカードを選択しこのカードの立ち上げ処理用記憶装置１０３ｂにリセット要求する。 - 特許庁

The control circuit includes a control part 10 controlling to alleviate a light control degree in accordance with a growing accumulated time in reference to a memory recording an accumulated lighting time of the straight-tube fluorescent lamp 5 and the accumulated time recorded in the memory and the reset switch 7 resetting data on the accumulated lighting time of the memory.例文帳に追加

前記制御回路は前記直管形蛍光ランプ５についての累積点灯時間を記録するメモリと該メモリに記録されている累積時間を参照して該累積時間が大きくなるに従って調光度を緩和するように制御する制御部１０と前記メモリの累積点灯時間のデータをリセットするリセットスイッチ７を含む。 - 特許庁

By generating the hang-up signal in response to the access command supplied from the outside of a semiconductor memory instead of a signal generated inside the semiconductor memory, the control signal generation circuit can be reset without increasing the access cycle time when the control signal generation circuit is frozen.例文帳に追加

ハングアップ信号を半導体メモリの内部で生成される信号ではなく、半導体メモリの外部から供給されるアクセスコマンドに応答して生成することで、制御信号生成回路がフリーズしたときに、アクセスサイクル時間を増加することなく制御信号生成回路をリセットできる。 - 特許庁

To easily prevent the occurrences of erasure of video record data video-recorded beforehand in a video recording memory of a microcomputer and of rewriting of set data stored beforehand, in a setting memory to an initial value because of an error made by an operational mistake by using a shared reset button by a single operating part.例文帳に追加

単一の操作部で共有化させたリセットボタンを使用して、操作間違いによる誤ったマイクロコンピュータの録画メモリに予め録画されていた録画データの消去および設定メモリに予め記憶されていた設定データの初期値への書き換えの発生を容易に防止する。 - 特許庁

The microcomputer 107 resets an offset value to a predetermined specified value when a voltage value is 100 V from detected data from the supply voltage detection part 110 and an offset value stored in a second adjustment memory area 202b of a memory 202 for adjustment is not reset.例文帳に追加

マイコン１０７は、電源電圧検出部１１０からの検出データから電圧値が１００ボルトであり、かつ、調整用メモリ２０２の第２の調整メモリ領域２０２ｂに記憶されているオフセット値がリセットされていない場合、オフセット値を所定の規定値にリセットする。 - 特許庁

To provide a control method for a nonvolatile memory which avoids the occurrence wherein data that could have been erased are not erased or data that could have been written are lost, even if a forced suspend occurs due to power shutdown for a memory device, a reset instruction or the like halfway through overwriting in a block.例文帳に追加

ブロックを上書きしている途中に、記憶装置の電源遮断やリセット命令等で強制的な中断が発生した場合でも、消去したはずのデータが消去されていなかったり、書き込みしたはずのデータが消失したりすることがない不揮発性メモリの制御方法を提供する。 - 特許庁

The method includes: a step for partitioning information into two or more information chunks; and a step for programming one of the information chunks into a memory array while concurrently determining whether a particular cell of the memory array is to be set or reset to program a subsequent one of the information chunks.例文帳に追加

二以上の情報チャンクに情報を区分するステップと、後続する前記情報チャンクの一つをプログラムするように、メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備する。 - 特許庁

In operation of write-verify in which it is determined whether programming is performed appropriately for a memory cell or not during write operation, the number by which a page latch circuit 175 is not reset by a page latch data read-out circuit 178, that is, the number of memory cells by which write is not yet finished is counted by a counter 179.例文帳に追加

書き込み動作中に、メモリセルに適正にプログラムされているか判定する書き込みベリファイ時に、ページラッチデータ読み出し回路１７８によってページラッチ回路１７５がリセットされていない数、つまり書き込みが終了していないメモリセルの数をカウンタ１７９でカウントする。 - 特許庁

The start processing program of the start processing storage device 103b overwrites the update operation control program of the system data memory device 104 in the ROM 103a of the card when the version of its own program is differed from that of the system data memory management device 104 at the time of the reset request.例文帳に追加

立ち上げ処理用記憶装置１０３ｂの立ち上げ処理プログラムは、リセット要求時に自プログラムのバージョンとシステムデータメモリ管理装置１０５のバージョンとが異なる時にシステムデータメモリ装置１０４の更新運用制御プログラムを上記カードのＲＯＭ１０３ａに上書きする。 - 特許庁