「memory reset」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

At the time of power-on reset, an I/O processor 2 starts a default control program 31 stored in a memory 3.例文帳に追加

パワーオンリセットの際に、Ｉ／Ｏプロセッサ２がメモリ３に格納されているデフォールトの制御プログラム３１を起動させる。 - 特許庁

When the user selects to execute the software reset function, the hardware reset operation is regarded as an operation substituting for the software reset operation, the computer system conserves the data and the preset values in the memory to return to the setting condition before the crash.例文帳に追加

ユーザがソフトウェアリセット機能の実行を選択した場合には、ハードウェアリセット動作は、ソフトウェアリセット動作に代わる動作とみなされ、コンピュータシステムは、クラッシュ前の設定状態に戻すように、メモリのデータ及び予め定められた値を保持する。 - 特許庁

It is determined that when a CPU 3 outputs a reset request by rewriting of the program or the update of the correction data on a monitoring reset control portion 2 side, for example, when a memory indicating a reset request is in a set state "1" due to CPU failure.例文帳に追加

監視リセット制御部２側でＣＰＵ３がプログラムの書換えや補正データの更新によってリセット要求を出しているときと、例えばＣＰＵ異常によってリセット要求を示すメモリがセット状態“１”になってしまったときとを判別する。 - 特許庁

In the origin reset action of the stacker crane 3, the stacker crane 3 is moved to the neighborhood side of the present position memorized in the memory part of the two reset origins PHL, PHR and the transfer device 15 is moved to the neighborhood side of the present position memorized in the memory part of the two reset origins PVD, PVU.例文帳に追加

スタッカクレーン３の原点復帰動作においては、スタッカクレーン３は２つの復帰原点ＰＨＬ，ＰＨＲのうちで記憶部に記憶されている現在位置に近いほうに移動し、移載装置１５は２つの復帰原点ＰＶＤ，ＰＶＵのうちで記憶部に記憶されている現在位置に近いほうに移動する。 - 特許庁

Part of the memory unit 12 may be initialized and/or checked by a memory control unit 115 to which a command has given from the CPU 10 in which a reset process has been completed.例文帳に追加

なお、リセットプロセスが完了したＣＰＵ１０に指示されたメモリ制御部１１５によりメモリ部１２の一部に対して初期化および／またはチェックが実施されてもよい。 - 特許庁

A memory card is inserted into a PC card slot (S1), and when a system is reset (S2), a CPU checks the insertion of a memory card (S3), and detects the presence/absence of an updated program (S4).例文帳に追加

ＰＣカードスロットにメモリカードを挿入し（Ｓ１）、システムをリセット動作させると（Ｓ２）、ＣＰＵは、メモリカードの挿入をチェックし（Ｓ３）、更新プログラムの有無を検出する（Ｓ４）。 - 特許庁

This method relates to allowing the memory cell of the Phase Transition Memory System to program from a reset status to a set status or to program from a set status to the set status.例文帳に追加

本発明は、相変化メモリ装置のメモリセルをリセット状態からセット状態にプログラミングするか、セット状態からセット状態にプログラミングすることに関する。 - 特許庁

When a power battery 68 is determined to have been exchanged, stored information is reset in a number of photographed pictures count memory 51 and a number of photographed pictures registration memory 52 (S3).例文帳に追加

電源電池６８が交換されたと判断された場合、撮影枚数カウントメモリ５１、撮影枚数登録メモリ５２に記憶された情報をリセットする（Ｓ３）。 - 特許庁

In a second step, data in the image memory 20 for the present image is retransferred to the image memory 21 for the past image according to the movement amounts K1, K2 which are reset.例文帳に追加

第２ステップにおいて、再設定された移動量Ｋ１、Ｋ２に従って現在映像用画像メモリ２０のデータが過去映像用画像メモリ２１に再転送される。 - 特許庁

To provide a semiconductor memory device in which forming operation, set/reset operation, and read-operation can be performed normally even when a defective memory cell is present.例文帳に追加

欠陥メモリセルが存在する場合にもフォーミング動作、並びにセット、リセット及びリード動作を正常に実行することができる半導体記憶装置を提供する。 - 特許庁

When control instruction data of the microcontroller device 10 are reset, resetting is canceled and the data are read from the flash memory 13 and written again into the random access memory 14.例文帳に追加

マイクロコントローラ装置１０における制御指示データがリセットされ場合、そのリセットを解除した後、フラッシュメモリ１３からデータを読み出し、ランダムアクセスメモリ１４へ再度を書込む。 - 特許庁

The first memory chip and the second memory chip have respectively a power-on reset circuit in which after supply of a power source, power source voltage is detected and when power source voltage becomes the predetermined value or more, a reset signal for initializing the operation is output.例文帳に追加

第１のメモリチップおよび第２のメモリチップは、電源投入後、電源電圧を検知し、電源電圧が所定値以上になった場合に、その動作を初期化するためのリセット信号を出力するパワーオンリセット回路を、それぞれ有する。 - 特許庁

A sub shift position and the main shift position at that time are reset easily in the memory by pushing the automatic shift operation switch for a long time.例文帳に追加

自動変速操作スイッチの長押しにより、容易にその時点の副変速位置と主変速位置をメモリに設定し直せる。 - 特許庁

Thus, cache data of the corresponding address whose VALID flag is reset is discarded without being written back to the memory 104.例文帳に追加

これにより、ＶＡＬＩＤフラグがリセットされた、該当するアドレスのキャッシュデータはメモリ１０４に書き戻されることなく破棄される。 - 特許庁

To provide a semiconductor memory device that reduces current consumption and performs stable set/reset operation.例文帳に追加

消費電流を削減することができ、安定的なセット／リセット動作を行うことができる半導体記憶装置を提供する。 - 特許庁

The contents of the memory register are reset by the voltage drop of the backup power supply.例文帳に追加

主電源線ＶＤＤが停電した時、監視手段は、バックアップ電源の電圧降下によって記憶レジスタの内容をリセットする。 - 特許庁

To prevent miss erasing and miswriting of a non-volatile memory equipped with an address holding circuit, having an reset signal input.例文帳に追加

リセット信号入力を有するアドレス保持回路を具備した不揮発性メモリの誤消去及び誤書き込みを防止する。 - 特許庁

To provide a nonvolatile semiconductor memory device that enables reset operation in a short time and prevents a resistance state from being wrongly set.例文帳に追加

短時間でリセット動作を実行可能とし且つ誤セットの発生を抑制した不揮発性半導体記憶装置を提供する。 - 特許庁

To securely read the newest value even in the case where reset occurs during maintenance, in a flash memory device.例文帳に追加

フラッシュメモリ装置において、メンテナンス中にリセットが発生した場合であっても、より確実に真の最新値を読み出すことにある。 - 特許庁

The controller 11 reads registering command information and reset information from a memory 12 and transmits both pieces of the information from a transmission circuit 15.例文帳に追加

制御器11はメモリ12から登録指令情報及びリセット情報を読み込み、両情報を送信回路15から送信させる。 - 特許庁

To automatically, variably and optimally reset a bit rate value of the data to be recorded on the memory, and to extremely facilitate a user's operation.例文帳に追加

メモリに記録するデータのビットレート値を自動的に可変的かつ最適に再設定し、ユーザーによる操作を極めて容易にする。 - 特許庁

The erasure inhibit circuit inhibits erasure operation of the memory cell array when the flag circuit is reset irrespective of the external instruction.例文帳に追加

消去禁止回路は、フラグ回路がリセットされている場合に外部命令に拘わらずメモリセルアレイの消去動作を禁止する。 - 特許庁

When data being in sense latch in this read memory data is in a programmed state, corresponding bit latch is reset.例文帳に追加

この読取ったメモリデータでセンスラッチにあるものがプログラムされた状態にあるときには対応するビットラッチをリセットするようにした。 - 特許庁

The operation of the device is stopped when reset while status of implementation of a program instruction by the CPU 10 and data stored in the data memory 13 are maintained as they are when the device is reset.例文帳に追加

リセットによってデバイスの動作は停止され、一方ＣＰＵ１０によるプログラム命令の上記実行状態およびデータメモリ１３に記憶されたデータはリセットが起こった時の状態のまま維持される。 - 特許庁

To suppress a current flowing at the time of reset by reducing the number of data holding circuits for writing which are reset simultaneously after finish of batch writing of data for writing of a plurality of bits, in a semiconductor memory.例文帳に追加

半導体メモリにおいて、複数ビットの書き込み用データの一括書き込みの終了後に同時にリセットされる書き込み用データ保持回路の数を減らし、リセット時に流れる電流を抑制する。 - 特許庁

When the reset signals supplied from the reset signal generation part 1 to the mask MPU 4 are released, the mask MPU 4 reads the initialization data from the bidirectional memory 3 and performs the initialization operation.例文帳に追加

リセット信号生成部１からマスクＭＰＵ４に供給されるリセット信号が解除されたとき、マスクＭＰＵ４は双方向メモリ３から初期設定データを読み出し、初期化動作を行う。 - 特許庁

Meanwhile, when the write data includes reset data, it is determined, for a memory cell in which the reset data is written, whether there is an error in the read data read from the memory cell and the write data, and writing is repeatedly implemented using a second mode of writing the data only in a memory cell where errors occur, until there is no more error.例文帳に追加

一方、書込データがリセットデータを含む場合、リセットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで誤りが生じたメモリセルに対してのみ繰り返しデータの書き込みを行う第２モードで書込動作を行う。 - 特許庁

Accordingly, when a reset signal is produced during performing of the sequence of write and erasure of the non-volatile memory, the miss erasing and miswriting of the non-volatile memory can be prevented surely.例文帳に追加

これより、不揮発性メモリの書き込み及び消去シーケンスの実行中にリセット信号が発生した場合、不揮発性メモリの誤書き込み及び誤消去を確実に防止できる。 - 特許庁

A write data selecting circuit 30 inputs the prescribed initial value data and a memory wiring data in the normal operating state, and selects the initial value data according to the reset signal, and outputs it to the memory.例文帳に追加

書込データ選択回路３０は所定の初期値データと通常動作状態におけるメモリ書込データとを入力しリセット信号により初期値データを選択しメモリに出力する。 - 特許庁

After data stored in the memory cells 1 is reset to "0", an analog current Iin proportional to the analog voltage Vin is shunted to (2^n-1) bit lines BL of each memory block MB(2^n-1).例文帳に追加

メモリセル１の記憶データを「０」にリセットした後に、アナログ電圧Ｖｉｎに比例するアナログ電流Ｉｉｎを、各メモリブロックＭＢ（２^ｎ−１）の（２^ｎ−１）本のビット線ＢＬに分流させる。 - 特許庁

In a memory system of an overlaid system, respective memory cell array is activated independently of the other memory cell array, further, the memory cell array is activated and delay of readout speed by reset pre- charge is not caused by keeping an activation state of respective memory cell arrays at the time of readout between different memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

In a memory system of an overlaid system, respective memory cell arrays are activated independently of other memory cell arrays, further, delay of read-out speed by activation of a memory cell array and reset/pre- charge is not caused at the time of read-out between different memory cell arrays by keeping an activation state of respective memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

Similarly, a second condition memory unit 74 is set by the normally closed contact point fall signal and is reset by the normally closed contact point rise signal.例文帳に追加

同様に、第２状態記憶部７４は、常閉接点立下がり信号によりセットされ、常閉接点立上がり信号によりリセットされる。 - 特許庁

Further, when an initializing instruction is inputted, the user area of the flash memory is cleared to reset the user area into a factory shipping state (S253).例文帳に追加

また、初期化指示が入力されると、フラッシュメモリのユーザ領域をクリアし、ユーザ領域を工場出荷状態にリセットする（Ｓ２５３）。 - 特許庁

The CPU 4 reads the firmware transfer processing program from the shared memory when reset is released and executes firmware transfer processing.例文帳に追加

ＣＰＵ４はリセットが解除されると共有メモリ５からファームウェア転送処理プログラムを読み出し、ファームウェア転送処理を実行する。 - 特許庁

In the semiconductor device, an LCD driver 20 is provided with an input/output circuit part 1, a logic memory circuit part 2 and a reset terminal PadReset.例文帳に追加

ＬＣＤドライバ２０には、入出力回路部１、ロジック・メモリ回路部２、及びリセット端子ＰａｄＲｅｓｅｔが設けられている。 - 特許庁

Alternatively, abnormality detection history is stored in a memory 36, and the lighting time counter 35 is reset in terminating the abnormality by lamp replacement.例文帳に追加

または、異常検出履歴をメモリ３６に保存しておいて、ランプ交換による異常解消時に点灯時間カウンタ３５をリセットする。 - 特許庁

A gas meter is equipped with a display part 14, a reset button 15, an electric power supply part 17, a company information memory 25, and a determination/processing part 26.例文帳に追加

ガスメータは、表示部１４、リセットボタン１５、電源部１７、事業者情報メモリ２５および判定処理部２６を備えている。 - 特許庁

To provide a semiconductor memory device in which rewriting of data is performed by applying high voltage and damage caused by reset during rewriting operation is prevented.例文帳に追加

高電圧を印加してデータの書換えを行う半導体記憶装置において、書換え動作中のリセットによる破損を防止する。 - 特許庁

To provide a semiconductor device which prevents continuation of unnecessary read access to a nonvolatile memory in which stress occurs by a read operation such as a fuse memory or an anti-fuse memory before system reset is completed after power application.例文帳に追加

電源投入後システムリセットが完了する前にヒューズメモリやアンチヒューズメモリの様なリード動作によりストレスが生じる不揮発性メモリへの不必要なリードアクセスが連続することを防止する半導体装置を提供する。 - 特許庁

A readout address operating circuit 15a is reset in response to a readout reset pulse signal RRS and sends a readout address signal RAD to a memory 12 in sequence synchronously with the readout clock signal RCK2.例文帳に追加

読み出しアドレス操作回路１５ａは、読み出しリセットパルス信号ＲＲＳに応答してリセットされ、読み出しクロック信号ＲＣＫ２に同期して読み出し用アドレス信号ＲＡＤをメモリ１２に順次与える。 - 特許庁

The specific maximum number of transfer cells and the number of cells having arrived so far are stored by virtual paths in a memory 2 and the number of arrival cells stored in the memory 2 are reset to 0 by a reset circuit 5 and a control circuit 6 at specific time intervals in different timings with respective virtual lines.例文帳に追加

所定の最大転送セル数および現在までの到着セル数を仮想パス毎にメモリ２に記憶し、リセット回路５および制御回路６により各仮想回線について異なるタイミングで所定の時間周期毎にメモリ２に記憶された到着セル数を０にリセットする。 - 特許庁

Signals read from the CMOS sensor 11 are converted into digital signals in an ADC 16, the reset signals are stored in a frame memory 17, the reset signals read from the frame memory 17 are subtracted from the optical signals from the pixels in the next frame in a subtraction circuit 19, and thus, kTC noise is suppressed.例文帳に追加

ＣＭＯＳセンサ１１から読み出された信号はＡＤＣ１６でデジタル信号に変換し、リセット信号はフレームメモリ１７に蓄積し、次のフレームで画素からの光信号からフレームメモリ１７から読み出したリセット信号を減算回路１９で減算することにより、ｋＴＣノイズを抑圧する。 - 特許庁

When a reset signal is added to main CPU 10 from a reset circuit 62 due to the voltage drop of a battery 56 during the recording of a picture to a memory card 46, main CPU 10 records and holds the operation situation (in the middle of recording to the memory card) of the camera in SRAM 16 and turns off camera power.例文帳に追加

メモリカード４６への画像記録中に電池５６の電圧低下等によりリセット回路６２からリセット信号がメインＣＰＵ１０に加えられると、メインＣＰＵ１０はカメラの動作状況（メモリカードへの記録中）をＳＲＡＭ１６に記録保持したのちカメラ電源をＯＦＦにする。 - 特許庁

In this invention, a reset circuit 30 is provided for resetting the accumulated lighting time in the non- volatile memory 15 in response to the abnormal signals.例文帳に追加

本発明においては前記異常信号に応動して不揮発性メモリ１５の累積点灯時間のデータをリセットするリセット回路３０を設ける。 - 特許庁