「memory reset」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

As the discharge of the drain line DL is started prior to the discharge of the source line, the potential difference between the drain and the source of the memory cell 11 at the time of reset operation does not become large, and a current does not flow in this memory cell 11.例文帳に追加

ドレイン線ＤＬの放電がソース線よりも先に開始されるので、リセット動作時におけるメモリセル１１のドレイン−ソース間の電位差は大きくならず、このメモリセル１１に電流は流れない。 - 特許庁

If an encrypted substitution program (SMDLk) is present in power-on reset, it is transferred from the nonvolatile memory 4 to a volatile memory 12, and when the substitution program is actually executed, the substitution program is decoded.例文帳に追加

パワーオンリセットに際して暗号化された代替プログラム（ＳＭＤＬｋ）があればこれを不揮発性メモリ（４）から揮発性メモリ（１２）に転送し、その代替プログラムを復号するのは実際に代替プログラムを実行するときとする。 - 特許庁

A scramble pattern signal 21 is generated by combining at least a part of individual data read out from a read-only memory(ROM) 26 with a control signal during the execution of a reset signal sequence and outputted until the start of execution of a succeeding reset signal sequence.例文帳に追加

リセット信号シーケンスの実行中に、読み出し専用メモリー２６からの個別化データの少なくとも１部を、制御信号と組み合わせて、スクランブル・パターン信号２１を発生し、次のリセット信号シーケンスが実行されるまで出力する。 - 特許庁

A system controller 11 outputs a reset signal to the XDR DRAM 13 according to the RST signal to be input from a memory controller 12 via a levels shifter 24 to reset the XDR DRAM 13 in first power application of a system.例文帳に追加

システムコントローラ１１は、システムの初回の電源投入の際に、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３に対してリセット信号を出力し、ＸＤＲ ＤＲＡＭ１３をリセットする。 - 特許庁

Further, a control circuit 3 has a reset control circuit, so that the respective registers of the register circuit 31 are initialized at the prescribed timing in the generation of a system reset signal RES during the data deleting or writing operation of the nonvolatile memory 1.例文帳に追加

さらに、制御回路３にリセット制御回路を設け、不揮発性メモリ１のデータ消去又は書き込み動作中にシステムリセット信号ＲＥＳが発生した場合、レジスタ回路３１のそれぞれのレジスタを所定のタイミングで初期化するようにした。 - 特許庁

A semiconductor device comprises a plurality of phase-change memory banks, and a write circuit that writes an input data signal representing a first logical level in each of memory banks in reset operation in series, and simultaneously writes an input data signal representing a second logical level in each of the memory banks in set operation.例文帳に追加

半導体装置は、複数の相変化メモリバンクと、第１の論理レベルを示す入力データ信号をリセット動作にて各メモリバンクに順番に書き込み、第２の論理レベルを示す入力データ信号をセット動作にて各メモリバンクに同時に書き込むライト回路と、を備える。 - 特許庁

The address circuit selects at least one of memory cells, and the write driver generates a reset pulse current to program the memory cell selected by the address circuit into the amorphous state, and also generates a set pulse current to program the memory cell selected by the address circuit into the crystalline state.例文帳に追加

前記アドレス回路は少なくとも一つのメモリセルを選択し、前記ライトドライバはリセットパルス電流を発生してアドレス回路により選択されたメモリセルを非晶質状態にプログラムし、また、セットパルス電流を発生してアドレス回路により選択されたメモリセルを結晶状態にプログラムする。 - 特許庁

When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加

光ディスク制御ＤＳＰ２ａ上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、ＦｌａｓｈＭｅｍｏｒｙ２ｄに対してＦｌａｓｈＭｅｍｏｒｙ２ｄを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁

In this invention, the aging value of an object instance formed in a memory can be determined, and when the object instance is referred to in an execution process, the aging value is reset.例文帳に追加

本発明では、メモリ内に作成されたオブジェクト・インスタンスのエージング値を確定でき、実行プロセスでオブジェクト・インスタンスを参照した場合はエージング値をリセットする。 - 特許庁

To provide a control circuit and a control method which protect a memory element having been mounted on a substrate and reset the protection.例文帳に追加

基板実装後のメモリ素子に対してプロテクトおよびプロテクト一時解除の設定を可能にするメモリ素子の制御回路およびメモリ素子の制御方法を提供する。 - 特許庁

In (A), non-installation of a fluorescent lamp 12 is detected by a no-load detection circuit 14 and when lighting on and off number of times is 3 times out of 5 or less, a non-volatile memory 15 is reset.例文帳に追加

（Ａ）では蛍光ランプ１２の未装着を無負荷検知回路１４で検出して、点滅回数が５以下の３回の場合に、前記不揮発性メモリ１５をリセットする。 - 特許庁

When the user selects to execute the hardware reset function, data and preset values in a memory are deleted to return the computer system to a default condition.例文帳に追加

ユーザがハードウェアリセット機能の実行を選択した場合には、コンピュータシステムをデフォルト状態に戻すように、メモリのデータ及び予め定められた値は消去される。 - 特許庁

At the electrical reset after the power cut, if a memory is checked to find data showing the driving state of the pump written therein, then the pump can be redriven without any starting command.例文帳に追加

停電後に復電したときに、メモリをチェックしてポンプが運転状態であったことを示すデータが書き込まれていたら、始動指令がなくてもポンプを再運転する。 - 特許庁

Luminance data of all pixels of the memory is rewritten to a maximum luminance value 255 (S2), and an image managing flag F representing the presence or absence of an image to be printed is reset (S3).例文帳に追加

また画像メモリの全画素の輝度データが最大輝度値２５５に書き換えられ（Ｓ２）、印刷対象画像の有無を表す画像管理フラグＦがリセットされる（Ｓ３）。 - 特許庁

To solve the problem that when reset is generated while a non-volatile memory is accessed, writing control is interrupted, and it is impossible to guarantee writing data by the software control of a microcomputer.例文帳に追加

マイコンのソフト制御により、不揮発性メモリにアクセスしている途中でリセットが発生した場合、書き込み制御が中断するため、書き込みデータの保障ができない。 - 特許庁

When the number of errors exceeds an error threshold value and the number of resets exceeds a reset threshold value, a refresh operation is executed for the block of the semiconductor nonvolatile memory device 120.例文帳に追加

エラー数がエラー閾値を上回り、かつ、リセット回数がリセット閾値を上回ると、半導体不揮発性メモリ装置１２０の該当ブロックに対してリフレッシュ操作が実行される。 - 特許庁

When the reset signal is received from the outside, a communication/control section 16 rewrites a value of the filter coefficient stored in the memory 23 into a predetermined initial setting value.例文帳に追加

リセット信号を外部から受信すると、通信／制御部１６は、メモリ２３に記憶されたフィルタ係数の値を予め定められた初期設定値に書き換える。 - 特許庁

When the inputted pixel value is not '0' (white pixel), '0' is outputted automatically, the error memory of the pixel is reset and the calculation and distribution of an error is not performed (S103).例文帳に追加

入力された画素値が「０」（白画素）であれば、「０」を自動的に出力させ、その画素の誤差メモリをリセットし、誤差の算出および分配は行なわない（Ｓ１０３）。 - 特許庁

To provide a word line reset circuit and method for reducing the charge leak of a memory cell connected with a non-selected word line at the time of resetting a selected word line.例文帳に追加

選択されたワード線のリセット時における非選択ワード線に接続されたメモリセルの電荷リークを減少できるワード線リセット回路及び方法を提供する。 - 特許庁

When the power source cut-off record signal is recognized after the power on reset signal is released, the microcontroller forcibly erase the data stored and held in the volatile memory 3.例文帳に追加

パワーＯＮリセット信号が解除された後に電源遮断履歴信号を認識した場合、マイコン２は揮発性メモリ３に記憶保持されたデータを強制的に消去する。 - 特許庁

This dynamically reconfigurable device trouble detector is provided with an error information holding part 105, a processor 107, a PE matrix core 120, a PE matrix reset control part 121, and an external memory 145.例文帳に追加

動的再構成可能デバイス故障装置は、エラー情報保持部１０５、プロセッサ１０７、ＰＥマトリックスコア１２０、ＰＥマトリックスリセット制御部１２１、外部メモリ１４５を備える。 - 特許庁

The nonvolatile memory 48 is stored with timer times, start times and end times, and timer time reset times corresponding to the IDs of the remote control ID devices 50 and 60.例文帳に追加

不揮発性メモリ４８には、リモコンＩＤ装置５０および６０の各ＩＤに対応したタイマ時間、開始時間および終了時間と、タイマ時間リセット時刻とが記憶される。 - 特許庁

In the operation of the apparatus via the shell, the chassis open/close state flag 2 is reset to a state indicating cloure by initializing an inside data memory device.例文帳に追加

シェルを介した装置の操作においては、内部のデータ記憶装置を初期化することによって、筐体開閉状態フラグ２を筐体の閉成を示す状態にリセットする。 - 特許庁

Conversely, execution of the conditional load instructions is stopped in response to a determination that the load/store operation reservation on the first cacheable memory location has not been reset.例文帳に追加

逆に、第１のキャッシュ可能メモリ・ロケーション上のロード／ストア・オペレーション予約がリセットされていないとの判断に応答して、条件付きロード命令の実行が停止される。 - 特許庁

Just after a power source is turned on, just after reset or at the time of first calling, initial setting required for memory bank switching and initialization required for running a program are executed.例文帳に追加

電源投入直後、リセット直後又は最初の呼び出し時に、メモリバンク切替えに必要な初期設定とプログラムの実行に必要な初期化とが実行される。 - 特許庁

A source processor is allowed to start resetting a target processor by generating a reset request and a memory access interruption to the target processor.例文帳に追加

ソース・プロセッサが、ターゲット・プロセッサに対するリセット要求及びメモリ・アクセス割込みの両方を生成することにより、ターゲット・プロセッサのリセットを開始することを許可される。 - 特許庁

To provide a power-up circuit preventing unnecessary reset of a power-up signal caused by a power drop, and securing a margin necessary for stable initialization of an internal logic of a memory.例文帳に追加

パワードロップによるパワーアップ信号の無用なリセットを防止し、メモリの内部ロジックの安定した初期化に必要なマージンを確保するパワーアップ回路を提供する。 - 特許庁

A synchronization-type semiconductor memory device is provided with a differential amplifier circuit 202, a dynamic inverter circuit 204, and a clock generation circuit 200 including a reset circuit 206.例文帳に追加

本発明の同期型半導体メモリ装置は、差動増幅器回路２０２、ダイナミックインバータ回路２０４及びリセット回路２０６を含むクロック発生回路２００を備える。 - 特許庁

The system to control the semiconductor memory is required to surely specify predetermined bits and the command to set up the mode register to generate soft reset signals.例文帳に追加

本発明では、ソフトリセット信号を生成するために、半導体メモリを制御するシステムは、モードレジスタの設定コマンドとともに所定のビットを必ず指定する必要がある。 - 特許庁

When the computed signal is "High", the microcomputer-logic circuit section 2 and the memory section 3 goes into an inactive state, and a system-reset command is emitted by the controller 4.例文帳に追加

この演算した信号が“Ｈｉｇｈ”の場合、マイコン・論理回路部２及びメモリ部３は非活性状態となり、且つ制御部４からシステムリセット指令が発せられる。 - 特許庁

A controller outputs the first system data to a memory unit in response to a reset signal outputted from a host, and transmits the second system data to the memory unit based on a fail detecting signal generated by an ECC detecting block.例文帳に追加

コントローラは、ホストから出力されたリセット信号に応答して第１システムデータをメモリユニットに出力し、ＥＣＣ検出ブロックによって発生したフェイル検出信号に基づいて第２システムデータをメモリユニットに伝送する。 - 特許庁

A data value stored within the first cacheable memory location is accessed via conditional read instructions in response to a determination that the load/store operation reservation on the first cacheable memory location has been reset.例文帳に追加

第１のキャッシュ可能メモリ・ロケーション上のロード／ストア・オペレーション予約がリセットされたとの判断に応答して、条件付き読み込み命令を介して、第１のキャッシュ可能メモリ・ロケーション内に格納されているデータ値がアクセスされる。 - 特許庁

Among three storage areas 21-23 which are in memory 20 statically shared by the three systems and are separately assigned to the three systems, a storage area assigned to the system in an abnormal state which is identified based on the reset request signal is to be reset.例文帳に追加

そして、３つのシステムで静的に共有されるメモリ２０は、３つのシステムのそれぞれに割り当てられた３つの記憶領域２１〜２３のうち、リセット要求信号に基づき識別される異常状態のシステムに割り当てられた記憶領域がリセットされる。 - 特許庁

In the semiconductor memory device being an amplification type cross point memory, a reset switch Trst short-circuiting a common node electrode NE to ground any time is provided, the common node electrode NE is kept in a state of being separated from a bit line BL, the reset switch Trst is transited from on to off and from off to on.例文帳に追加

増幅型クロスポイントメモリとしての半導体記憶装置において、共通ノード電極ＮＥを適時グランドにショートさせるリセットスイッチＴｒｓｔを設置し、さらにメモリユニットＭＵからのデータ読出時には、共通ノード電極ＮＥはビット線ＢＬから切り離されたままの状態に保ち、リセットスイッチＴｒｓｔをオンからオフに、そしてオフからオンに遷移させる。 - 特許庁

In the electronic apparatus, a reset button 23 for resetting data stored in a memory to an initial state is arranged at the bottom of the electronic apparatus, a projection for preventing erroneous operation is provided at the outer periphery of the reset button, and the projection also plays a role of receiving feet for receiving the body of electronic equipment.例文帳に追加

電子機器装置において、電子機器装置の底面にメモリに格納されているデータを初期状態にリセットするリセットボタンを配置すると共に、リセットボタンの外周に誤操作防止の凸部を設け、凸部は電子機器本体を受けるための受け足を兼ねる構成とした。 - 特許庁

The method includes counting the number of accesses to the phase change memory (including the number of RESET, the number of SET, or the number read), and refreshing it when the number of accesses is larger than a first predetermined value, in which SET and RESET operations are successively performed.例文帳に追加

相変化メモリへのアクセス回数（ＲＥＳＥＴ回数、ＳＥＴ回数、または読み取り回数を含む）を計数すし、アクセス回数が第１既定値より大きいときに、前記相変化メモリに対してＳＥＴとＲＥＳＥＴの動作を連続的に行うリフレッシュ動作を行う。 - 特許庁

To provide a magnetic field detection element having a function for storing a phenomenon that a magnetic field over a prescribed threshold is applied, and having a function for using a magnetic field having some fixed direction and intensity as a reset signal in order to reset the memory, and to provide a storage element and a magnetic field detection device using the element.例文帳に追加

所定の閾値以上の磁界が印加されたという事象を記憶する機能を有し、この記憶をリセットするために、ある定められた方向と強度の磁界をリセット信号とする機能を有した磁界検出素子およびこれを利用した記憶素子、磁界検出装置を提供する。 - 特許庁

A test control circuit 4 has; a detector 12 which detects termination of a memory test which a BIST circuit 2A performs and outputs a reset signal; and a BIST circuit controller 13 which makes the BIST circuit 2A operate repeatedly based on the reset signal.例文帳に追加

本発明にかかるテスト制御回路４は、ＢＩＳＴ回路２Ａが実行するメモリテストの終了を検出し、リセット信号を出力する検出器１２と、リセット信号に基づきＢＩＳＴ回路２Ａを繰り返し動作させるＢＩＳＴ回路コントローラ１３とを有することを特徴とするものである。 - 特許庁

The monitor CPU 12 monitors the WD pulse to be outputted from the control CPU 11 to the WD circuit 13, and when the periodicity is lost, the monitor CPU 12 stores the reset history of the control CPU 11 in a memory 12a by the time when the reset signal is outputted from the WD circuit 13.例文帳に追加

監視ＣＰＵ１２は、制御ＣＰＵ１１からＷＤ回路１３に出力されるＷＤパルスをモニタし、その周期性が崩れた際、遅くともＷＤ回路１３からリセット信号が出力されるまでに制御ＣＰＵ１１のリセット履歴をメモリ１２ａに記憶する。 - 特許庁

To provide a small scale illegal access detection circuit which can detect specified access shift from a specified memory area to the other specified memory area and has a self-reset function in the illegal access detection circuit of an in-circuit emulator.例文帳に追加

インサーキットエミュレータの不正アクセス検出回路において、ある特定メモリ領域から他の特定メモリ領域への特定のアクセス遷移を検出できると共に、セルフリセット機能を有した不正アクセス検出回路を小さい回路規模で提供する。 - 特許庁

A memory area (222) for parameter blocks, which are used to change register configuration, is formed on a non-volatile semiconductor memory (22) to perform configuration processing for the register on the basis of the parameter blocks in reset exception processing of a microprocessor (24).例文帳に追加

不揮発性半導体メモリ（２２）に、レジスタの設定の変更を可能とするパラメータブロックの記憶エリア（２２２）を形成し、マイクロプロセッサ（２４）のリセット例外処理において上記パラメータブロックに基づいて上記レジスタの設定処理が行われるようにする。 - 特許庁

To provide a programming memory for enabling a fast operation of a phase-change memory including a phase-change element changed between an amorphous state (reset state) and a crystal state (set state), and a reading method corresponding to the programming method.例文帳に追加

アモルファス状態（リセット状態）と結晶状態（セット状態）との間で遷移する相変化素子を有する相変化メモリに対する、高速動作を可能とするプログラム方法と、このプログラム方法に対応した読み出し方法とを提供する。 - 特許庁

Moreover, the CPU4 issues a log sense command, that makes the reading of the MIC31 effective, the information read from the MIC31 is stored in a memory 5 and a reset instructing command is issued for the operation of the drive 2 while maintaining the information stored in the memory 5.例文帳に追加

また、ＣＰＵ４は、ＭＩＣ３１の読み出しを有効にするログセンスコマンドを発行し、ＭＩＣ３１から読み出した情報をメモリ５に記憶させ、メモリ５に記憶した情報を維持したまま、ドライブ２の動作のリセット指示コマンドを発行する。 - 特許庁

A constituent value part of the retrieved reset vector is used to compose various parameters in the data processing system, so that parameters associated with other function characteristics in the memory or the system are initialized.例文帳に追加

検索されるリセット・ベクトルの構成値部分を用いて、データ処理システム内に種々のパラメータが構成されるので、メモリまたはシステムの他の機能特性に関わるパラメータが初期化される。 - 特許庁

An ink cartridge is constituted of an LSI chip (P chip) equipped with an OTP circuit which is added to record the ink remaining amount data and a memory control circuit having a function to reset the bit for an OPT to "0" by the unit of 1 bit.例文帳に追加

インク残量データを記録するために付加したOTP回路を備えるLSIチップ（Pチップ）とOPTを１ビット単位でビットを“０”にリセットする機能を有するメモリ制御回路より構成される。 - 特許庁