「n layer」に関連した英語例文の一覧と使い方(114ページ目) - Weblio英語例文検索

To provide a two-layer perpendicular magnetic recording medium having a high medium S/N at a recording density of 50 gigabits or more per square inch, and to provide a magnetic storage device which has a low error rate and excellent reliability.例文帳に追加

１平方インチあたり５０ギガビット以上の記録密度で高い媒体Ｓ／Ｎを有する二層垂直磁気記録媒体と、エラーレートの低い、信頼性に優れた磁気記憶装置を提供する。 - 特許庁

In this way, by the low-concentration N-type region 25, the depletion layer of the photodiode is so extended to the deep portion of its substrate as to improve its photoelectric conversion effect relative to a penetrating light of a long wavelength and increase its sensitivity.例文帳に追加

こうして、フォトダイオードの空乏層を低濃度Ｎ型領域２５によって基板深部にまで広げて、長波長の侵入光に対する光電変換効果を高めて感度を上昇させる。 - 特許庁

Therefore, the n-type Si layer that is thinner than a lateral pnp, a pn junction varactor, a high breakdown voltage HBT transistor or the like can be obtained, and the performance of each element with different uses can be together established.例文帳に追加

このためラテラルＰＮＰ、ＰＮ接合型バラクタ、高耐圧用ＨＢＴトランジスタ等の素子よりも薄いＮ型Ｓｉ層が得られるため用途の異なる各素子の性能を両立させることができる。 - 特許庁

The pinned layer 160 contains the high-resistance ferromagnetic film 141 comprising Fe and N, and the film 141 is formed between the metallic film 142 and the film 130.例文帳に追加

ピンド層１６０は、Ｆｅ及びＮを含有する高抵抗強磁性膜１４１を含んでおり、高抵抗強磁性膜１４１は、非磁性金属膜１４２と反強磁性膜１３０との間に設けられる。 - 特許庁

A current path 16 into which impurities are introduced at a predetermined concentration is provided on a semiconductor layer 15 of the SOI substrate 12, and high concentration n-type regions 17 are formed at four corners thereof.例文帳に追加

ＳＯＩ基板１２の半導体層１５に所定濃度で不純物が導入された電流経路１６が設けられ、その四方の端部に高濃度ｎ型領域１７が形成されている。 - 特許庁

Therefore, a transfer and fixing roller 9 has the exciting coil disposed on the inner circumference of a core part 2 and has an elastic layer 3 which forms a nip part N on the outer circumference of the core part 2.例文帳に追加

そのため、転写定着ローラ９の芯部２の内周に励磁コイルを配設し、芯部２の外周にニップ部Ｎを形成する弾性層３を配設した転写定着ローラ９とすることが可能となった。 - 特許庁

Since the perfect isolation region 4 penetrates the SOI layer 3 to reach a buried oxide film 2, the n^+ diffusion region 11 is electrically isolated completely from the outside by the perfect isolation region 4.例文帳に追加

完全分離領域４はＳＯＩ層３を貫通して埋め込み酸化膜２に到達するため、Ｎ^+拡散領域１１が完全分離領域４によって外部から電気的に完全に絶縁される。 - 特許庁

To provide a method for evaluating a magnetic recording medium in which the uneven thickness of a magnetic layer which affects C/N, tracking servo accuracy, an error rate in PRML, or the like, is evaluated with high accuracy.例文帳に追加

Ｃ／Ｎやトラッキングサーボ精度、あるいはＰＲＭＬ方式におけるエラーレートなどに影響を与える磁性層厚みむらを精度良く評価する磁気記録媒体の評価方法を提供する。 - 特許庁

To provide an organic thin-film solar cell which further improves the energy conversion efficiency, by improving an exiton deactivation preventing layer to make a p-n junction type organic thin-film solar cell practical.例文帳に追加

ｐｎ接合型の有機薄膜太陽電池の実用化を図るべく、励起子失活防止層の改良により、エネルギー変換効率をより一層向上させた有機薄膜太陽電池を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device that can form the diffusion layer of N-type and P-type MOS transistors using a shallow junction so that resistance becomes low without increasing the number of processes.例文帳に追加

Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの拡散層を工程数を増加させることなく浅い接合で抵抗を低く形成することができる半導体装置の製造方法を提供する。 - 特許庁

A sputtering target is used for forming the n-layer of the solar cell, contains Zn, Sn and O, and has atomic ratio of Zn and Sn from 20:80 or more to 80:20 or less.例文帳に追加

本発明のスパッタリングターゲットは、太陽電池のｎ層を形成するために用いられ、Ｚｎ、Ｓｎ及びＯを含有し、ＺｎとＳｎとの原子数比が２０：８０以上８０：２０以下である。 - 特許庁

With this structure, a channel region is efficiently arranged to suppress occurrence of parasitic currents in the P-type diffusion layer, thereby preventing fluctuation in on-resistance value of an N-channel MOS transistor 1.例文帳に追加

この構造により、効率的にチャネル領域が配置され、Ｐ型の拡散層での寄生電流の発生が抑制され、Ｎチャネル型ＭＯＳトランジスタ１のオン抵抗値の変動が防止される。 - 特許庁

The light emitting element includes: a semiconductor core 11 made of a bar-like n-type GaN having a circular cross section, and a semiconductor layer 12 made of a p-type GaN formed so as to cover part of the semiconductor core 11.例文帳に追加

断面円形の棒状のｎ型ＧaＮからなる半導体コア１１と、上記半導体コア１１の一部を覆うように形成されたｐ型ＧaＮからなる半導体層１２とを備える。 - 特許庁

An insulating film 8 of AlGaO is formed completely on the surface of a region 4A between first and second high concentration n-type impurity regions 6A and 6B in a barrier layer 4.例文帳に追加

バリア層４の内で第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂ間の領域４Ａ全体の表面上に、ＡｌＧａＯから成る絶縁膜８が全面的に形成されている。 - 特許庁

A p^--type silicon support substrate 2 is provided, a p^+-type silicon layer 3 is provided on the support substrate 2, and n^+-type silicon layers 4 and p^+-silicon layers 12 are alternately formed thereon.例文帳に追加

Ｐ^−型シリコンからなる支持基板２を設け、この支持基板２上にＰ^＋型シリコン層３を設け、その上にＮ^＋型シリコン層４及びＰ^＋型シリコン層１２を相互に同層に設ける。 - 特許庁

A gate electrode 16 is formed on a P-type silicon layer 12 of an SOI substrate via gate insulating film 15, an n+ type source region 13 and a drain region 14 are formed, and a MOS transistor is formed.例文帳に追加

ＳＯＩ基板のｐ型シリコン層１２に、ゲート絶縁膜１５を介してゲート電極１６が形成され、ｎ^+型ソース領域１３及びドレイン領域１４が形成されて、ＭＯＳトランジスタが作られる。 - 特許庁

A thermoelectric module incorporates a P-type semiconductor element 16 and an N-type semiconductor element 15 which are electrically connected in series with each other in a circuit containing conductors 17, 20, and 21 and a solder layer 26.例文帳に追加

熱電モジュールは、導体１７，２０，２１とハンダ層２６を含む回路において互いに電気的に直列に接続された、Ｐ形半導体エレメント１６とＮ形半導体エレメント１５を含む。 - 特許庁

A surface insulating film 9 is formed on a region which covers the entire region of the wall surface 8 and the bottom surface of the drain trench 6 and reaches a source electrode 18 on the top surface of the n-type GaN layer 5.例文帳に追加

ドレイントレンチ６の壁面８および底面の全域を覆い、ｎ型ＧａＮ層５の頂面においてソース電極１８に至る領域には、表面絶縁膜９が形成されている。 - 特許庁

To provide a fabrication method of a vertical semiconductor device having a semiconductor layer of such a structure as an n^--type region and a p^--type region are arranged alternately without burying a trench by epitaxial growth.例文帳に追加

トレンチにエピタキシャル成長により埋め込みをすることなく、ｎ^-型領域とｐ^-型領域とが交互に並んだ構造の半導体層を備える縦型半導体装置の製造方法を提供すること。 - 特許庁

The outward surface 11 is recessed outwardly in the tire axial direction from the line N connecting the tread end 2 to an end part 7e of the tread reinforcing layer 7, and an outwardly swollen part 13 is formed on the tread rubber Tg.例文帳に追加

この外向き面１１をトレッド端２ｅとトレッド補強層７の端部７ｅとを結ぶ直線Ｎよりもタイヤ軸方向外側に凹ませ、前記トレッドゴムＴｇに外膨らみ部１３を形成する。 - 特許庁

Node contact resistance can be decreased because the N type diffusion layers 106ba, the gate electrodes 104ab, and the heavily-doped polysilicon region 111aa of the high resistance load are interconnected by the silicide layer 110.例文帳に追加

Ｎ型拡散層１０６ｂａ、ゲート電極１０４ａｂ、高抵抗負荷の高濃度ポリシリコン領域１１１ａａとはシリサイド層１１０によって互いに接続するため、ノード・コンタクト抵抗は低く抑えられる。 - 特許庁

An inside first DBR film 3a, an outside first DBR film 13, a quantum well active layer 5, a second DBR film 7 and an SiO_2 film 10 are formed on an n-type GaAs substrate 1.例文帳に追加

ｎ型のＧａＡｓ基板１上には、内側第１ＤＢＲ膜３ａ、外側第１ＤＢＲ膜１３、量子井戸活性層５、第２ＤＢＲ膜７及びＳｉＯ_2膜１０を形成している。 - 特許庁

An n-contact electrode 31 is formed through deposition and lift-off, and a p-contact electrode 21 made of a silver alloy layer, having a film thickness 400 nm and containing Pd and Cu, is formed by sputtering and lift-off.例文帳に追加

蒸着とリフトオフによりｎコンタクト電極３１を形成し、スパッタリングとリフトオフによりＰｄとＣｕを含む膜厚４００ｎｍの銀合金層から成るｐコンタクト電極２１を形成した。 - 特許庁

A unit element comprises an n-GaN substrate 13 and one or two distributed Bragg reflecting films (DBR 17) as an epitaxial multi-layered film layer.例文帳に追加

この発明に従った単位素子１は、ｎ−ＧａＮ基板１３と、ｎ−ＧａＮ基板１３上に形成された、１つまたは２つのエピタキシャル多層膜層としての分布型ブラッグ反射膜（ＤＢＲ１７）とを備える。 - 特許庁

Then, since an n^--type semiconductor region 7 as the extension diffused layer of the source/drain is formed, ion implantation 7a is carried out in an aslant direction, with respect to the main face of the semiconductor substrate 1.例文帳に追加

それから、ソース・ドレインのエクステンション拡散層としてのｎ^-型半導体領域７を形成するため、半導体基板１の主面に対して斜め方向にイオン注入７ａを行う。 - 特許庁

According to an embodiment, a semiconductor device manufacturing method comprises a process of exposing a surface of an n-type semiconductor region and a surface of a semiconductor layer, which have relatively different impurity concentrations from each other.例文帳に追加

実施形態によれば、半導体装置の製造方法は、相対的に不純物濃度が異なるｎ形半導体領域の表面と半導体層の表面とを露出させる工程を有する。 - 特許庁

The cord of the annular core material 6 or the cord used for the loop belt layer 7 is preferably a member (a high-elongation cord) with the elongation at a tensile load of 150-200 N being 2.0-3.5%.例文帳に追加

上記環状コア材６のコード、またはループベルト層７に用いられるコードは、引張り荷重１５０〜２００Ｎ時の伸びが２．０〜３．５％であるような部材（ハイエロンゲーションコード）とするのがよい。 - 特許庁

The n-type layer 3 has a first boundary side parallel with a channel breadthwise direction (Y direction) of the transfer channel and a second boundary side parallel with a channel lengthwise direction (X direction) of the transfer channel.例文帳に追加

ｎ型層３は、前記転送トランジスタのチャネル幅方向（Ｙ方向）に平行な第１の境界辺と、前記転送トランジスタのチャネル長方向（Ｘ方向）に平行な第２の境界辺と、を有する。 - 特許庁

A silicide layer 7s where an edge at the side of a memory gate electrode MG is prescribed with the sidewall 12A is formed on the upper surface of an n^+-type semiconductor region 5Sp for the source of the memory cell MC.例文帳に追加

メモリセルＭＣのソース用のｎ^＋型の半導体領域５Ｓｐの上面には、メモリゲート電極ＭＧ側の端部が上記サイドウォール１２Ａで規定されるシリサイド層７ｓが形成されている。 - 特許庁

To provide a semiconductor light emitting element having no problem of optical oozing-out to a GaN substrate and the generation of crack or dislocation of an n-type clad layer while being small in the half-value width of an FFP (Far Field Pattern) in the vertical direction.例文帳に追加

ＧａＮ基板への光滲み出し、及びｎ型クラッド層のクラックや転移の発生の問題なく、垂直方向のＦＦＰ（遠視野像）全半値幅の小さな半導体発光素子を提供する。 - 特許庁

In addition, a device which is constructed by laminating and growing at least an n-type nitride semiconductor as a device structure formed on the obtained second nitride semiconductor 3 as a substrate, an active layer and a p-type nitride semiconductor is provided.例文帳に追加

また、得られた第２の窒化物半導体３を基板としこの上に素子構造として少なくともｎ型窒化物半導体、活性層、ｐ型窒化物半導体を積層成長させてなる素子。 - 特許庁

When an application issues an instruction to an index file A, index keys 11a-1 to 11n-n in respective index blocks 11a to 11n of an index part 10 are referred to in order from the top layer.例文帳に追加

アプリケーションから索引ファイルＡに対して命令が発行されると、索引部１０の各索引ブロック１１ａ〜１１ｎ内の索引キー１１ａ−１〜１１ｎ−ｎが、最上位層から順次参照される。 - 特許庁

The circularly polarizing element 10 is constituted as a cholesteric liquid crystal layer laminated body of n layers of liquid crystal layers 11, 12, 13,..., 1n each having a cholesteric phase structure having a helical axis 20 in the thickness direction.例文帳に追加

円偏光素子１０は、厚さ方向に螺旋軸２０を持つコレステリック相構造を有するｎ層の液晶層１１，１２，１３，…，１ｎのコレステリック液晶層積層体として構成されている。 - 特許庁

Since the trench 22 is narrow, the area can be made to be significantly reduced, as compared when the n+ type source region 104 is connected to the p+ type silicon substrate 101 through a deep diffusion layer.例文帳に追加

トレンチ溝２２の幅が狭いので、深い拡散層を通じてｎ＋型ソース領域１０４とｐ＋型シリコン基板１０１を接続する場合に比べて、大幅に面積を縮小することができる。 - 特許庁

A mask layer having an opening is formed on a region surrounded by the gate contact region 29, and an N-type channel region 33 and a top gate region 34 are formed through the opening.例文帳に追加

ゲートコンタクト領域２９で囲まれた領域上に、開口部４０を有するマスク層４１を形成し、該開口部４０を通してＮ型のチャネル領域３３とトップゲート領域３４を形成する。 - 特許庁

Thereby, a current flowing range can be expanded even within an n^- type drift layer 2 between the divided deep layers 10, so that more current can be flown between a source and a drain.例文帳に追加

これにより、分断されたｐ型ディープ層１０の間のｎ^-型ドリフト層２内でも電流の流れる範囲が広がるようにでき、ソース−ドレイン間により多くの電流が流れるようにできる。 - 特許庁

By providing a recess 2a and a projection 2b at places for setting channel regions in a D-mode JFET and an E-mode JFET respectively, an n-type channel layer 3 having a different thickness is formed on the same substrate.例文帳に追加

ＤモードとＥモードのＪＦＥＴにおけるチャネル領域を設定する場所にそれぞれ凹部２ａと凸部２ｂを備えることで、同一基板上に厚みが異なるｎ型チャネル層３を形成する。 - 特許庁

The semiconductor layer is configured such that a P+ diffusion region 8 and an N+ diffusion region 9 are respectively formed at each of both ends respectively connected to the anode electrode and the cathode electrode while the center is made as an intrinsic region 3.例文帳に追加

この半導体層はアノード電極及びカソード電極に接続している両端部にＰ＋拡散領域８及びＮ＋拡散領域９を形成し、中央部を真性領域３とする。 - 特許庁

A Schottky barrier ϕBn_1 satisfies a relation of 0.68 eV<ϕBn_1<1.05 eV, and even at 250°C, the Schottky contact of the Schottky electrode 5 with the n^--type semiconductor layer 2 is secured.例文帳に追加

上記ショットキー障壁φＢｎ_1が、０．６８ｅＶ＜φＢｎ_1＜１．０５ｅＶという関係を満足し、かつ２５０℃の温度でもショットキー電極５とｎ^-半導体層２とのショットキー接触を確保できる。 - 特許庁

The carrier for electrostatic latent image development includes a core material and a coating layer coating the core material and containing a resin where the resin has a hardness of not more than 100 N/mm^2 and a return rate of not less than 60%.例文帳に追加

芯材と、芯材を被覆し樹脂を含む被覆層と、を有し、樹脂の硬さが１００Ｎ／ｍｍ^２以下であり、樹脂の戻り率が６０％以上である、静電潜像現像用キャリアである。 - 特許庁

Namely, the semiconductor device 1 does not employ a thick-film SOI (Silicon On Insulator) substrate, and employs the P-type semiconductor substrate 2 provided with the N-type semiconductor layer 3 right above while having the LDMOSFET.例文帳に追加

すなわち、半導体装置１は、ＬＤＭＯＳＦＥＴを備えながら、厚膜ＳＯＩ基板ではなく、Ｎ型の半導体層３が直上に設けられたＰ型の半導体基板２を採用している。 - 特許庁

An extension layer 61 is formed by introducing through implantation, N-type impurities, for instance, arsenic at a relatively low concentration into a surface of a silicon substrate 1, in a low-voltage NMOS region LNR.例文帳に追加

低電圧ＮＭＯＳ領域ＬＮＲにおけるシリコン基板１の表面内に、Ｎ型不純物、例えばヒ素をイオン注入により比較的低濃度に導入して、エクステンション層６１を形成する。 - 特許庁

The insulating layer is a porous anodized film of aluminum, and has a Martens hardness of 1,000 to 3,500 N/mm2, and a ratio of an average pore size to an average wall thickness ranges from 0.2 to 0.5.例文帳に追加

絶縁層は、アルミニウムのポーラス型陽極酸化皮膜であり、陽極酸化皮膜は、マルテンス硬さが１０００〜３５００Ｎ／ｍｍ^２であり、平均壁厚に対する平均細孔径の比が０．２〜０．５である。 - 特許庁

A protective coating film containing a urethane resin having 600 to 3,400 N/mm tensile product and 100 to 600% elongation as physical properties of a coating film, and a granular inorganic aggregate is applied onto the waterproof layer.例文帳に追加

塗膜物性が、抗張積で６００〜３４００Ｎ／ｍｍであり、伸び率で１００〜６００％であるウレタン樹脂と粒状無機骨材を含む保護塗膜を防水層の上に積層する。 - 特許庁

An N-type epitaxial layer 12 is formed on a P-type semiconductor substrate 11, and a P-type device isolation region 13 is formed for specifying a drain region 121 common for LDMOS and JFET.例文帳に追加

Ｐ型半導体基板１１上にＮ型エピタキシャル層１２が形成され、ＬＤＭＯＳとＪＦＥＴに共通なドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。 - 特許庁