「n layer」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

The first oxide layer 12 contains a silsesquioxane-containing acrylamide based polymer of a copolymer [p(DDA/SQ)] (the introduction ratio of SQ being 22%) of N-dodecyl acrylamide and a silsesquioxane and includes silicon.例文帳に追加

第１酸化物層１２は、シルセスキオキサンを含むアクリルアミド系ポリマーの、Ｎ−ドデシルアクリルアミドとシルセスキオキサンとの共重合体［ｐ（ＤＤＡ／ＳＱ）］（ＳＱの導入率２２％）から成り、ケイ素を含んでいる。 - 特許庁

Then, an n-type semiconductor area 14 made of gallium nitride, active layer 15 made of gallium nitride indium, and p-type semiconductor area 16 made of gallium nitride are successively formed on the titanium nitride film 12.例文帳に追加

窒化チタン膜１２の上に窒化ガリウムから成るｎ形半導体領域１４、窒化ガリウムインジウムから成る活性層１５、窒化ガリウムから成るｐ形半導体領域１６を順次に形成する。 - 特許庁

The nitride semiconductor layer N has a higher refractive index than the sapphire substrate 11, and at least a part of the stripe-shaped trenches T10 is a trench having an end terminated at a wall face E.例文帳に追加

窒化物半導体層Ｎはサファイア基板１１よりも高い屈折率を有しており、ストライプ状の溝Ｔ１０の少なくとも一部は、壁面Ｅをもって終端された、末端を有する溝である。 - 特許庁

At this point, holes stored in the n- epitaxial layer 6 under the non-cell area are blocked by the trench 62 from flowing into the peripheral cells of the cell area and discharged out to the emitter electrode 20 through a contact 72.例文帳に追加

このとき、非セルエリア直下のｎ^-エピタキシャル層６に蓄積された正孔は、トレンチ６２に阻害されてセルエリアの周辺セルに流れ込むことができず、コンタクト７２からエミッタ電極２０へ排出される。 - 特許庁

A III-V compound semiconductor junction layer which forms a p-n junction is provided in the area immediately below the pedestal electrode and ohmic electrodes are dispersedly arranged in the open light emitting area.例文帳に追加

台座電極の直下の領域にｐｎ接合を形成するＩＩＩ−Ｖ族化合物半導体接合層を設置し、且つ、開放発光領域にオーミック性電極を分散させて敷設する。 - 特許庁

To manufacture a semiconductor material having a large electrical conductivity by increasing carrier concentration even in doping p-type and n-type impurity raw materials to a crystal layer.例文帳に追加

ｐ型不純物原料とｎ型不純物原料とを結晶層にドーピングする場合においても、キャリアー濃度が増加するようにして、伝導度の大きな半導体材料を作製することができるようにする。 - 特許庁

To prevent reduction in carrier (electron) mobility, due to diffusion of In atoms in an i-InGaAs channel layer into n-AlGaAs carrier source layers, in a field effect transistor.例文帳に追加

電界効果トランジスタにおけるｉ−ＩｎＧａＡｓチャネル層中のＩｎ原子がｎ−ＡｌＧａＡｓキャリア供給層側へ拡散することによるキャリア（電子）移動度低下の現象を防止する。 - 特許庁

In a heat treatment process after the storage node 151 is formed, diffusion of N-type impurities in the storage node 151 is restrained by oxygen in the layer 151a containing oxygen, and junction leakage is prevented.例文帳に追加

ストレージノード１５１の形成後の熱処理工程で、ストレージノード１５１中のＮ型不純物の拡散が酸素含有層１５１ａ中の酸素により抑制され、ジャンクションリークが防止される。 - 特許庁

To provide a semiconductor device in which an ohmic electrode of low contact resistance over a long period of time to an n-type nitride semiconductor layer, and to provide a manufacturing method therefor.例文帳に追加

本発明は、ｎ型窒化物半導体層に対して長期にわたって接触抵抗の低いオーミック性電極を形成した半導体装置およびその製造方法を提供することを目的とする。 - 特許庁

The multiple quantum well, GaN final barrier, p-type electron rejection, and p-type contact layers 23, 24, 25, 26 are subjected to epitaxial growth coherently to the n-type compressive stress application layer 22.例文帳に追加

多重量子井戸層２３、ＧａＮファイナルバリア層２４、ｐ型電子阻止層２５およびｐ型コンタクト層２６は、ｎ型圧縮応力印加層２２に対してコヒーレントにエピタキシャル成長された層である。 - 特許庁

A Ti/Pt/Au gate electrode 24a of T-type structure which is Schottky-junctioned to the n-AlGaAs electron supply layer 13 via the opening part 18b is formed in the recess channel 23.例文帳に追加

そして、リセス溝２３内において開口部１８ｂを介してｎ−ＡｌＧａＡｓ電子供給層１３にショットキー接続するＴ型構造のＴｉ／Ｐｔ／Ａｕゲート電極２４ａが形成されている。 - 特許庁

Meanwhile, when the wiring length exceeds the standard wiring length because of a change in layout, the wiring is connected to the n-type diffusing layer region 32 to enable the discharge of the accumulated charge.例文帳に追加

一方、レイアウトの変更により配線の長さが標準配線長を超えることとなる場合には、当該配線をｎ型拡散層領域３２に接続し、蓄積電荷の放電を可能とする。 - 特許庁

To provide a diode adapted for an optoelectronic device, which comprises a P-type semiconductor substrate and an N-type transparent amorphous oxide semiconductor layer, to simplify a fabrication process, and to decrease production costs.例文帳に追加

Ｐ型半導体基板とＮ型透明非結晶酸化物半導体層とを含む、光電デバイス用に採用されるダイオードを提供し、製作プロセスを簡単にするとともに、製造コストを低減する。 - 特許庁

The nitride semiconductor light emitting diode 10 comprises: a transparent substrate 11 having a stripe protrusion/recess structure on the surface; and a nitride semiconductor layer N formed to fill the protrusion/recess structure.例文帳に追加

窒化物半導体発光ダイオード素子１０は、表面にストライプ状の凹凸構造を有する透明基板１１と、該凹凸構造を埋めるように形成された窒化物半導体層Ｎとを有している。 - 特許庁

Next, the N-type semiconductor layer 12 in a region adjacent to the trench oxide film 16 is removed by etching, thereby forming a trench 17, which includes the trench oxide film 16 on the side wall, in the region.例文帳に追加

その後、トレンチ酸化膜１６に隣接する領域のＮ−型半導体層１２をエッチングして除去することにより、該領域に、トレンチ酸化膜１６を側壁に含むトレンチ１７を形成する。 - 特許庁

In order to form the organic semiconductor layer 16, fine particles of two kinds of organic semiconductors of n-type and p-type are dispersed mixedly, at first, into an aqueous medium using a ferrocene derivative to produce the dispersion liquid of micelle.例文帳に追加

有機半導体層１６を積層するために、まず、ｎ型及びｐ型の２種類の有機半導体微粒子を、フェロセン誘導体を用いて水性媒体中に混合分散し、ミセル分散液を得る。 - 特許庁

A split barrier layer enables copper interconnection wires to be used in conjunction with a low-k dielectric film by preventing the diffusion of N-H base groups into the photoresist where they can render the photoresist insoluble.例文帳に追加

銅配線ワイヤを低ｋ誘電体膜とともに用いることが、分割バリア層によって、Ｎ−Ｈ塩基基がフォトレジスト内へ拡散してフォトレジストを不溶性にすることを防ぐことで可能になる。 - 特許庁

The semiconductor laser device 1 is provided with a Zener diode 20 including a p-type GaAs layer 210 on an n-type GaAs substrate 200 and a VCSEL 10 stacked on the Zener diode 20.例文帳に追加

半導体レーザ装置１は、ｎ型のＧａＡｓ基板２００上にｐ型のＧａＡｓ層２１０を含むツェナーダイオード２０と、ツェナーダイオード２０上に積層されるＶＣＳＥＬ１０とを有する。 - 特許庁

The ink jet recording material comprises an ink absorption layer containing a vinyl alcohol polymer having an N-vinylamide group.例文帳に追加

支持基体中またはその表面に、Ｎ−ビニルアミド基を有するビニルアルコール系重合体を含有するインク吸収層を有することを特徴とするインクジェット記録材により上記課題が解決される。 - 特許庁

Then a plurality of nitride semiconductor layers comprising an n-type semiconductor layer 11 are laminated on the top surface 10a of the gallium nitride substrate 10 to form the semiconductor element such as a semiconductor laser, etc.例文帳に追加

そして、窒化ガリウム基板１０の上面１０ａ上にｎ型半導体層１１を含む複数の窒化物系半導体層を積層して、半導体レーザ等の半導体素子を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device by which a low-resistance electrode is relatively easily formed on an N atomic plane of a gallium nitride-based compound semiconductor layer, and to provide the semiconductor device.例文帳に追加

窒化ガリウム系の化合物半導体層のＮ原子面上に比較的簡単に低抵抗な電極を形成することが可能な半導体装置の製造方法および半導体装置を提供する。 - 特許庁

A p-type InP region 14 (a second conductive type semiconductor region) is formed on a portion of the upper surface of the n-type InP layer 13 by selectively performing impurity diffusion and ion implantation.例文帳に追加

選択的に不純物拡散やイオン注入を行うことで、ｎ型ＩｎＰ層１３の上面の一部にｐ型ＩｎＰ領域１４（２導電型半導体領域）が形成されている。 - 特許庁

The nitride semiconductor device 100 includes p-type first nitride semiconductor layers 6a, 6b in which magnesium is contained on a part of the surface of an n-type third nitride semiconductor layer 4.例文帳に追加

窒化物半導体装置１００は、ｎ型の第３窒化物半導体層４の表面の一部にマグネシウムが含有されているｐ型の第１窒化物半導体層６ａ、６ｂを備えている。 - 特許庁

The field effect transistor has a WN/Al drain electrode Schottky-joined to a GaN channel layer 104 via an n^+ region (diffusion region) 112 below the drain electrode 109.例文帳に追加

この電界効果型トランジスタによれば、ＷＮ/Ａｌドレイン電極１０９がドレイン電極１０９の下のｎ^＋型領域(拡散領域)１１２を介してＧａＮチャネル層１０４にショットキー接合されている。 - 特許庁

A common back gate electrode 9 is formed beneath an n-type field effect transistor 1 and a p-type field effect transistor 2 constituting a complementary switch circuit through an insulation layer.例文帳に追加

相補型スイッチ回路を構成するｎ型の電界効果トランジスタ１とｐ型の電界効果トランジスタ２の下側に絶縁層を介して両トランジスタに共通のバックゲート電極９を形成する。 - 特許庁

The second compound semiconductor layer 103 has its band gap shifted by n-type doping relatively in a valence-band direction to effectively function as a diffusion barrier for the thermally excited hole.例文帳に追加

第２の化合物半導体層１０３は、ｎ型ドーピングによりそのバンドギャップが相対的に価電子帯方向へシフトしており、熱励起された正孔の拡散障壁としてより効果的に機能する。 - 特許庁

In this semiconductor integrated circuit device 1, n-type embedded diffusion regions 29 are formed between a substrate 4 and an epitaxial layer 5 in island regions 8 and 9 constituting a small signal section 2.例文帳に追加

本発明の半導体集積回路装置１では、小信号部２を構成する島領域８、９では、基板４とエピタキシャル層５との間にＮ型の埋込拡散領域２９を形成する。 - 特許庁

An n type diffusion layer formation composition contains glass powder including a donor element and a dispersion medium and is formed so that the viscosity is equal to or more than 20 Pa s or equal to or less than 1000 Pa s at a temperature of 25°C.例文帳に追加

ｎ型拡散層形成組成物に、ドナー元素を含むガラス粉末と、分散媒と、を含有せしめ、２５℃における粘度が２０Ｐａ・ｓ以上１０００Ｐａ・ｓ以下となるように構成する。 - 特許庁

To provide a magnetic memory device which is provided with a spin injection type magnetoresistance effect element and can improve the reliability of a barrier layer and output S/N ratio, and to provide a method of driving the same.例文帳に追加

スピン注入型の磁気抵抗効果素子を有する磁気メモリ装置に関し、バリア層の信頼性及び出力のＳ／Ｎ比を向上しうる磁気メモリ装置及びその駆動方法を提供する。 - 特許庁

The device further includes: Ta films 11s and 11d formed over the n-AlGaN layer 4; and Al films 12s and 12d formed over the Ta films 11s and 11d, respectively.例文帳に追加

また、ｎ−ＡｌＧａＮ層４上に形成されたＴａ膜１１ｓ及び１１ｄと、夫々Ｔａ膜１１ｓ及び１１ｄ上に形成されたＡｌ膜１２ｓ及び１２ｄと、が設けられている。 - 特許庁

The n-type layer has a charge output portion which is diffused from the pn junction to the substrate surface, and the charge output is connected in a circuit to an MOS transistor for charge read-out.例文帳に追加

Ｎ型層はＰＮ接合部分から基板表面まで拡散された電荷出力部分を有しており、当該部分は電荷読み出し用のＭＯＳトランジスタに回路的に接続されている。 - 特許庁

In the light-receiving element 10, a semiconductor layer 14 is provided which includes a p-type semiconductor region 14A and an n-type semiconductor region 14B opposed to each other in an intra-plane direction.例文帳に追加

受光素子１０において、面内方向において互いに対向するｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂを有する半導体層１４が設けられている。 - 特許庁

By an RTA apparatus, a heat treatment is performed in a vacuum, at 1,000°C for one minute, the exposed surface of the n-type epitaxial layer 20 is cleaned, and a gate oxide film 50 and a gate electrode 60 are formed.例文帳に追加

ＲＴＡ装置で、１０００℃、１分間の熱処理を真空中で行い、ｎ型エピタキシャル層２０の露出された表面を清浄化し、ゲート酸化膜５０、ゲート電極６０を形成する。 - 特許庁

When the device is in a turn-on state, if a voltage is applied between the source and the drain, the concentration of an electric field in the edge of the n-type buffer layer 13 can be reduced than in the conventional method.例文帳に追加

したがって、素子がターンオフしている状態において、ソース・ドレイン間に電圧を印加した場合に、バッファ層１３のエッジ部での電界集中を従来に比べて一層防止することができる。 - 特許庁

A semiconductor light receiving element has multilayered structure, and each layer has each thickness and width and has conductivity property of either a first conductivity (for example, p-type) or a second conductivity (for example, n-type).例文帳に追加

半導体受光素子は多層構造で、各層はそれぞれの厚さと幅を有し、かつ第一の導電型（例えばｐ型）または第二の導電型（例えばｎ型）のいずれかの導電型特性を有する。 - 特許庁

The multilayered pipe contains at least one layer of an ethylene/vinyl alcohol copolymer (A) containing a structural unit having a 1,2-glycol bond in its side chain represented by formula (1) (wherein X is an arbitrary bonding chain excepting an ether bond, R1-R4 are each independently an arbitrary substituent and n is 0 or 1).例文帳に追加

下記（１）式で示される側鎖に１，２−グリコール結合を有する構造単位を含有するエチレン−ビニルアルコール共重合体（Ａ）の層を少なくとも１層含んでなる。 - 特許庁

By applying negative voltage to the light-shielding film 315 and the transparent conductive film 321, a p^++-type inversion region 329 is formed at the surface layer part of the n-type photoelectric conversion region 303.例文帳に追加

この遮光膜３１５および透明導電膜３２１にマイナス電圧を印加することにより、Ｎ型光電変換領域３０３の表層部にＰ^++型反転領域３２９を形成する。 - 特許庁

In the VCSEL, an n-type lower DBR 106, an active region 108, a current constricting layer 110, a p-type upper DBR 112, and a p-type GaAs contacting layer 114 are laminated on a substrate 102; and a p-side upper electrode 130 including an opening portion 132 specifying the outgoing region of its laser beam is formed on the contacting layer 114.例文帳に追加

本発明に係るＶＣＳＥＬは、基板１０２上に、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型上部ＤＢＲ１１２、ｐ型ＧａＡｓコンタクト層１１４を積層し、コンタクト層１１４上にレーザ光の出射領域を規定する開口部１３２を含むｐ側上部電極１３０が形成されている。 - 特許庁

The biaxially stretched polyester film is constituted by laminating a polyester layer (B), of which the melting point is not lower than that of a polyester layer (A), on both sides of the polyester layer (A) with a melting point of 240°C or below containing an ethylene naphthalate unit and a butylene terephthalate unit, wherein the end tear resistance values in the longitudinal and lateral directions of the film are 80 N or below.例文帳に追加

エチレンナフタレート単位およびブチレンテレフタレート単位を含む融点が２４０℃以下のポリエステル層（Ａ）の両面にポリエステル層（Ａ）の融点より高いポリエステル層（Ｂ）を積層したフィルムであり、当該フィルムの長手方向および幅方向の端裂抵抗値が８０Ｎ以下であることを特徴とする二軸延伸ポリエステルフィルム。 - 特許庁

Semiconductor layers of n-type layer and p-type layer are stacked so as to form a light-emitting layer forming section and electrically insulated to form a plurality of light-emitting units 10, the light-emitting units 10 are connected in series and/or parallel by wiring, and a pair of electrode pads 17a, 17b are formed on both ends thereof.例文帳に追加

ｎ形層およびｐ形層の半導体層が発光層形成部を形成するように積層され、電気的に分離して複数個の発光部ユニット１０が形成されると共に、その複数個の発光部ユニット１０が配線により直列および／または並列に接続されてその両端部に一対の電極パッド１７ａ、１７ｂが形成されている。 - 特許庁

The semiconductor light emitting element 10 has the columnar crystal structure 13 having an n-type layer 13a, a light emitting layer 13b, and a p-type layer 13c laminated in order on a substrate 11, and the columnar crystal structure 13 is smaller in diameter atop than nearby the substrate 11, and has an insulating film 14 covering a surface of the columnar crystal structure 13.例文帳に追加

半導体発光素子１０は、基板１１上にｎ型層１３ａ、発光層１３ｂ、ｐ型層１３ｃの順番で積層された柱状結晶構造体１３を有し、柱状結晶構造体１３は、基板１１近傍より先端の径が細く、かつ柱状結晶構造体１３の表面を覆う絶縁膜１４を有してなる。 - 特許庁

To provide the growth method of a p-type ZnO-based oxide semiconductor layer that enables doping a p-type dopant N with stable concentration of carriers, and can fully increase the concentration of the carriers of a p-type layer of a ZnO-family oxide semiconductor layer, even in high-temperature growth that can reduce the concentration of a residual carrier, while the simultaneous doping method is being adopted.例文帳に追加

同時ドーピング法を採用しながら、残留キャリア濃度を減らせる高温成長時においても、ｐ形ドーパントであるＮを安定したキャリア濃度でドーピングでき、ＺｎＯ系酸化物半導体層のｐ形層のキャリア濃度を充分に高くすることができるｐ形ＺｎＯ系酸化物半導体層の成長方法を提供する。 - 特許庁

A storage MISFET comprises a high resistance SiC layer 102 epitaxially grown on a SiC wafer 101, a P-type well region 103, an n-type storage channel layer 104 having a multiple δ dope layer formed on the surface region of the region 103, a contact region 105, a gate insulation film 108, and a gate electrode 110.例文帳に追加

蓄積型ＭＩＳＦＥＴは、ＳｉＣ基板１０１上にエピタキシャル成長された高抵抗ＳｉＣ層１０２と、ｐ型ウェル領域１０３と、ｐ型ウェル領域１０３の表面領域に形成された多重δドープ層を有するｎ型の蓄積チャネル層１０４と、コンタクト領域１０５と、ゲート絶縁膜１０８と、ゲート電極１１０とを備えている。 - 特許庁

A gate insulating film 104 is formed covering a gate electrode 103, the poly-Si layer 107 is formed on the gate insulating film 104, and the a-Si layer 108 is formed further thereupon; and an n+Si layer 109 is formed further thereupon, a source/drain electrode 113 is formed, and the whole TFT is covered with a passivation film 116.例文帳に追加

ゲート電極１０３を覆ってゲート絶縁膜１０４が形成され、ゲート絶縁膜１０４上にｐｏｌｙ−Ｓｉ層１０７が形成され、その上にａ−Ｓｉ層１０８が形成され、さらにその上に、ｎ＋Ｓｉ層１０９、ソース／ドレイン電極１１３が形成され、ＴＦＴ全体はパッシベーション膜１１６によって覆われている。 - 特許庁

A diffused layer 15a under a tunnel oxide film in a EEPROM forming region 1 and a diffused layer 15b for a control gate and a low- concentration diffused layer 16 of an offset portion in an NPG transistor forming region 2 are formed in a batch by implanting an n-type impurity 14 to a silicon substrate with a resist pattern 13 serving as a mask.例文帳に追加

レジストパターン１３をマスクとしてシリコン基板１１にＮ型不純物１４をイオン注入することにより、ＥＥＰＲＯＭ形成領域１におけるトンネル酸化膜下の拡散層１５ａ、コントロールゲート用拡散層１５ｂ及びＮＰＧトランジスタ形成領域２におけるオフセット部の低濃度拡散層１６を一括して形成する。 - 特許庁