「n layer」に関連した英語例文の一覧と使い方(119ページ目) - Weblio英語例文検索

This stain-preventing wallpaper is obtained by laminating a surface resin covering layer having ≤40 N/mm surface tension on a decorative resin layer lined with the base material whose elongation in the cross direction in water is preferably ≤1.3% and sized degree is preferably ≤70 sec.例文帳に追加

基材を裏打した化粧樹脂層に、表面張力が４０Ｎ／ｍｍ以下の表面樹脂被覆層を積層することであり、さらに、裏打材の横方向の水中伸度が１．３％以下で且つサイズ度が７０秒以下とする汚れ防止壁紙としたことである。 - 特許庁

A third MOSFET comprises a third n-type gate electrode 17A, formed on a third gate insulating film 16 of a relatively thick film, while a third low-concentration impurity layer 20 is provided on the channel region side of a third heavily-doped layer 26.例文帳に追加

第３のＭＯＳＦＥＴは、相対的に大きい膜厚を持つ第３のゲート絶縁膜１６の上に形成された第３のｎ型ゲート電極１７Ａを有すると共に、第３の高濃度不純物層２６のチャネル領域側に第３の低濃度不純物層２０を有している。 - 特許庁

This method for manufacturing a photovoltaic device comprises the steps of forming a substantially true i-type amorphous silicon layer 2a on the surface of an n-type single crystal silicon substrate 1, and thereafter introducing hydrogen into the substantially true i-type amorphous silicon layer 2a.例文帳に追加

この光起電力装置の製造方法は、ｎ型単結晶シリコン基板１の表面上に実質的に真性なｉ型非晶質シリコン層２ａを形成する工程と、この後、前記実質的に真性なｉ型非晶質シリコン層２ａに水素を導入する工程とを備えている。 - 特許庁

An n-type well layer 21 for relaxing an electric field is formed deeper than the trench 14 under the channel formation region 10 and the offset layer 20 in the separated region Z1, and, what is more, so as to be joined to the channel formation region 10 while covering the lower end of the trench 14.例文帳に追加

ｎ型の電界緩和用ウエル層２１が、素子間分離された領域Ｚ１においてチャネル形成領域１０およびオフセット層２０の下にトレンチ１４よりも深く、かつ、チャネル形成領域１０につながるとともにトレンチ１４の下端を覆うように形成されている。 - 特許庁

A colored organic-inorganic composite top-coating layer having a gloss retention of ≥80% after the accelerated weathering test with a sunshine weather meter for 300 hr is formed at a dried layer thickness of 50-90 μm.例文帳に追加

（１）エポキシ基と反応しうるメルカプト基と、ケイ素原子に直接結合している加水分解性基とを有する有機ケイ素化合物と、一般式（１）、Ｒ^^1_nＳｉ（ＯＲ^2）_4-n〔式中、Ｒ^1は、炭素数１〜８の有機基であり、Ｒ^2は、炭素数１〜５のアルキル基であり、ｎは、１又は２である。 - 特許庁

N-type diffusion layers 36a and 36b serving as sources are provided in the P-type diffusion layers 34a and 34b respectively, and parts of P-type diffusion layer regions 34a and 34b located between the well diffusion layer 32 and the source diffusion regions 36a and 36b are made to serve as channel regions 38a and 38b.例文帳に追加

各Ｐ型拡散層３４ａ，３４ｂ内にはそれぞれソースとなるＮ型拡散層３６ａ，３６ｂが形成され、ウエル拡散層３２とそれぞれのソース拡散層３６ａ，３６ｂの間のＰ型拡散層領域３４ａ，３４ｂがチャネル領域３８ａ，３８ｂとなっている。 - 特許庁

The method for manufacturing a nitride-based single crystal substrate includes steps of: forming a ZnO layer 23 on a base substrate 21; forming a low-temperature nitride buffer layer 24 using dimethyl hydrazine (DMHy) as an N source on the ZnO layer; growing a nitride single crystal 25 on the low-temperature nitride buffer layer; and separating the nitride single crystal from the base substrate by chemically eliminating the ZnO layer.例文帳に追加

窒化物単結晶基板の製造方法は、母基板２１上にＺｎＯ層２３を形成する段階と、上記ＺｎＯ層上にＮソースとしてジメチルヒドラジン（ＤＭＨｙＤＭＨｙ）を使用して低温窒化物バッファ層２４を形成する段階と、上記低温窒化物バッファ層上に窒化物単結晶２５を成長させる段階と、上記ＺｎＯ層を化学的に除去することにより上記母基板から上記窒化物単結晶を分離させる段階とを含む。 - 特許庁

In the element, two electrode layers are both constituted of an n-type semiconductor or a p-type semiconductor and light is emitted by injecting a hole (when an electrode is constituted of an n-type semiconductor) or an electron (when an electrode is constituted of a p-type semiconductor) inside an active layer by Zener tunneling effect.例文帳に追加

２つの電極層がいずれもｎ型半導体又はｐ型半導体から構成され、ツェナートンネル効果（バンド間トンネル効果）によって活性層内に正孔（ｎ型半導体により電極が構成される場合）又は電子（ｐ型により電極が構成される場合）を注入し発光する素子。 - 特許庁

An N-type diamond semiconductor crystal layer 4, doped with sulfur which serves as donor atoms, is formed through a CVD method on a P-type diamond semiconductor crystal 2 which is formed of high-pressure synthetic diamond doped with boron or natural IIb diamond to form a P-N junction 6.例文帳に追加

ホウ素ドープした高圧合成ダイヤモンド又は天然のＩＩｂ型ダイヤモンドから形成されたｐ型ダイヤモンド半導体結晶２上に、例えばプラズマＣＶＤ法によってドナー原子となるイオウをドープしたｎ型ダイヤモンド半導体結晶層４を成長させてｐｎ接合６を形成したものである。 - 特許庁

In this method of forming the film having the composition containing Si, C, and N and used as the etching stopper layer, the film having the composition containing Si, C, and N is formed on a substrate disposed in a reaction chamber having a heated heating body by causing the vapor of an amino silicon component to exist in the reaction chamber.例文帳に追加

例えば、エッチングストッパ層として用いられるＳｉとＣとＮとを含む組成の膜を設ける方法であって、加熱された加熱体を有する反応室内にアミノシリコン化合物の蒸気を存在させることにより、反応室内に配置された基体上にＳｉとＣとＮとを含む組成の膜を設ける膜形成方法。 - 特許庁

The p^+ impurity area 4 is formed so as to surround a part of the n^- semiconductor layer 3, and a high potential island area 101 in which an n^+ impurity area 5 being the cathode area of a logic circuit 103 and a boot strap diode 102 and a p^+ impurity area 6 being an anode area are arranged is formed.例文帳に追加

そして、ｐ^+不純物領域４はｎ^-半導体層３の一部を取り囲むように形成されており、ロジック回路１０３、ブートストラップダイオード１０２のカソード領域であるｎ^+不純物領域５及びアノード領域であるｐ^+不純物領域６が配置される高電位島領域１０１を形成している。 - 特許庁

This semiconductor device is provided with a silicon carbide semiconductor substrate 100 as a first semiconductor material, and an n-type multi-crystal silicon layer 3A constituted of n-type multi-crystal silicon as second semiconductor materials whose band gap is different from that of silicon carbide on the first main face side of the silicon carbide semiconductor substrate 100.例文帳に追加

第一の半導体材料としての炭化珪素半導体基体１００と、この炭化珪素半導体基体１００上の第一主面側に、炭化珪素とはバンドギャップの異なる第二の半導体材料として、Ｎ−型の多結晶シリコンからなるＮ−型多結晶シリコン層３Ａが形成される。 - 特許庁

Further, a P-type impurity region electrode contact and N-type impurity region electrode contact larger than the trenches are provided, electrodes are provided from both the thin film silicon layer and the substrate for the P-type impurity region and the N-type impurity region so that a large current can flow to the diode of the SOI device.例文帳に追加

さらにトレンチよりも大きいＰ型不純物領域電極コンタクトおよびＮ型不純物領域電極コンタクトを設けて、Ｐ型不純物領域、Ｎ型不純物領域とも薄膜シリコン層、半導体基板の両方から電極をとるようにし、ＳＯＩデバイスでありながらダイオードに大電流を流せるようにする。 - 特許庁

In the inductor built-in component 10 incorporating a planar coil layer 12 (inductor element), n layers (n is an integer ≥1) of planar coil layers 12 are formed on a substrate 11, and a magnetic flux leakage prevention metal cap 14 provided with a recess 14a is mounted so as to house the substrate 11 by the recess 14a.例文帳に追加

平面コイル層１２（インダクタ素子）を内蔵したインダクタ内蔵部品１０において、基板１１上にｎ層（ｎは１以上の整数）の平面コイル層１２を形成し、凹部１４ａを有する磁束漏洩防止金属キャップ１４を、その凹部１４ａで基板１１を収容するようにして装着する。 - 特許庁

The selegiline-containing adhesive preparation is obtained by forming a pressure-sensitive adhesive layer containing (-)-(R)-N,α-dimethyl-N-2-propynylphenethylamine and/or a pharmaceutically acceptable salt thereof, a pressure-sensitive adhesive, and a component being liquid at 25°C and having two or more ester bonds in one molecule, on at least one side of a support medium.例文帳に追加

（−）−（Ｒ）−Ｎ，α−ジメチル−Ｎ−２−プロピニルフェネチルアミン及び／又はその薬学的に許容し得る塩、粘着剤、並びに、１分子中に２個以上のエステル結合を有する、２５℃で液状の成分を含有する粘着剤層が、支持体の少なくとも片面に形成されてなる貼付製剤。 - 特許庁

The semiconductor layer 54 includes a p-type semiconductor region 54A and an n-type semiconductor region 54B, which are arranged to confront each other in a first direction in a laminated face, and an intrinsic semiconductor region 54C formed between the p-type semiconductor region 54A and the n-type semiconductor region 54B.例文帳に追加

半導体層５４は、積層面内において第１の方向に互いに対向するように配置されたｐ型半導体領域５４Ａおよびｎ型半導体領域５４Ｂと、ｐ型半導体領域５４Ａとｎ型半導体領域５４Ｂとの間に形成された真性半導体領域５４Ｃとを含む。 - 特許庁

A nitride semiconductor laser element 100 (nitride semiconductor element) includes: an n-type GaN substrate 10 having a growth principal surface 10a having an off angle to an (m) plane in an (a)-axis direction; and a nitride semiconductor layer 20 formed on the growth principal surface 10a of the n-type GaN substrate 10.例文帳に追加

この窒化物半導体レーザ素子１００（窒化物半導体素子）は、ｍ面に対してａ軸方向にオフ角度を有する面を成長主面１０ａとするｎ型ＧａＮ基板１０と、ｎ型ＧａＮ基板１０の成長主面１０ａ上に形成された窒化物半導体層２０とを備えている。 - 特許庁

Since the concentration of n-type dopants around a parasitic diode 124 increases due to the existence of the n-type diffusion layer 115, the breakdown voltage of the parasitic diode 124 connected to a collector electrode is set lower than that of a diode 122 connected to an emitter electrode.例文帳に追加

このため、寄生ダイオード１２４の周囲のＮ型不純物濃度は、Ｎ型拡散層１１５が形成されることでＮ型不純物量が増加することにより、コレクタ電極に接続されている寄生ダイオード１２４の耐圧がエミッタ電極に接続されているダイオード１２２の耐圧よりも低く設定される。 - 特許庁

The optical member 10 for the plasma display which has a film 16 having at least an electromagnetic wave shield function, a near-infrared-ray cutting function, and an antireflective function and an adhesion layer 17 formed one surface of the film 16 and also has a tensile strength of ≥100 N/25 mm width and an adhesion strength of ≥3.0 N/25 mm width.例文帳に追加

少なくとも電磁波シールド機能、近赤外線カット機能、および反射防止機能を持つフィルム１６と、このフィルム１６の片面に形成された粘着層１７とを有し、引張強度が、１００Ｎ／２５ｍｍ幅以上であり、粘着強度が３．０Ｎ／２５ｍｍ幅以上であるプラズマディスプレイ用光学部材１０。 - 特許庁

This stacked pipe passage contains a metallic or resin pipe body, and a pressure resistant coating layer formed on an outer surface side of the pipe body by winding a sheet having 3,430 N/mm^2 or more tensile strength and 210,000 N/mm^2 or more modulus of tensile elasticity around an outer periphery of the pipe body.例文帳に追加

金属製または樹脂製の管体と、引張強度が３４３０Ｎ／ｍｍ^2以上、引張弾性率が２１００００Ｎ／ｍｍ^2以上のシートを前記管体の外周に巻き付けることにより前記管体の外面側に形成される耐圧被覆層とを有することを特徴とする積層管路である。 - 特許庁

The copper foil includes a surface treatment layer which has at least a part of a copper foil surface with azole-based compound and C=O and N and C detection amount obtained by detecting N and C through depth-direction analysis by XPS, and which has an average value D_0 of 2.0-5.0 nm in a depth range larger than a background level.例文帳に追加

銅箔表面の少なくとも一部にアゾール系化合物及びＣ＝Ｏを有する表面処理層が形成され、ＸＰＳによる深さ方向分析で、Ｎ及びＣを検出し、且つ、Ｎ及びＣ検出量がバックグラウンドレベルよりも大きい深さ範囲の平均値Ｄ_0が２．０〜５．０ｎｍである銅箔。 - 特許庁

A reinforcing fabric 130 constituting the reinforcing layer 13 is specified so as to have 20-200 N/cm of a load required to obtain 2% of elongation in the printing direction of the blanket for printing and 200-450 N/cm^2 of compressing stress E_c when the fabric is compressed so as to have the whole thickness to of 0.19 mm.例文帳に追加

補強層１３を構成する補強布１３０は、印刷用ブランケットの印刷方向において２％の伸びを得るのに要する荷重が２０〜２００Ｎ／ｃｍであり、かつ全体の厚みｔが０．１９ｍｍとなるように圧縮したときの圧縮応力Ｅ_c が２００〜４５０Ｎ／ｃｍ^2 であることを特徴とする。 - 特許庁

The semiconductor element 10 is formed into a Schottky type or p-n junction type or Schottky/p-n junction composite type horizontal diode structure which has a horizontal main conductive path in a conductive layer 1, and unit anodes 5u and unit cathode electrodes 2u that are adjacent to each other in horizontally integrated arrangement.例文帳に追加

半導体素子１０を、導電層１内において水平方向に主導通経路を有し、かつ、単位アノード部５ｕと単位カソード電極２ｕとを互いに隣接する形で横方向に集積化してなる、ショットキー型もしくはＰ−Ｎ接合型の、あるいはこれらが複合された横型ダイオード構造とする。 - 特許庁

The method for producing butadiene from n-butene includes making a reaction using a catalyst whose carbon amount contained therein is in a specific range in production of the butadiene by bringing the catalyst into contact with the n-butene in a fluidized layer reactor in which the catalyst in which a carrier carries an oxide, and oxygen are present inside.例文帳に追加

酸化物を担体に担持した触媒と、酸素とが内部に存在する流動層反応器内で、前記触媒にｎ−ブテンを接触させてブタジエンを製造する際に、触媒に含まれる炭素量が特定の範囲にある触媒を用いて反応させるｎ−ブテンからブタジエンを製造する方法。 - 特許庁

The GaN semiconductor laser chip (semiconductor laser device) comprises an n-type GaN substrate 11 made of a nitride semiconductor and a semiconductor layer 12 formed on the n-type GaN substrate 11, provided with a ridge part 12a, constituting an optical waveguide extending in F-direction, and made of a nitride semiconductor.例文帳に追加

このＧａＮ系半導体レーザチップ（半導体レーザ素子）は、窒化物系半導体からなるｎ型ＧａＮ基板１１と、ｎ型ＧａＮ基板１１上に形成され、Ｆ方向に延びる光導波路を構成するリッジ部１２ａが形成された窒化物系半導体からなる半導体層１２とを備えている。 - 特許庁

The terminals 2 and 3 can be constituted as contact structures between a metallic wiring layer and the N- and P-type well regions and, in addition, as stack VIA structures between many metallic wiring layers and the N- and P-type well regions in accordance with the manufacturing process of the semiconductor integrated circuit device that realizes the basic cell 1.例文帳に追加

メタル配線層とＮ型及びＰ型ウェル領域とのコンタクト構造として構成することができるほか、基本セル１を実現する半導体集積回路装置の製造プロセスに応じて多層のメタル配線層とＮ型及びＰ型ウェル領域とのスタックＶＩＡ構造として構成することもできる。 - 特許庁

The nitride semiconductor laser element 100 (nitride semiconductor element) includes an n-type GaN substrate 10 having, as a growth principal surface 10a, a surface having an off angle to an (m) plane along an (a) axis, and a nitride semiconductor layer 20 formed on the growth principal surface 10a of the n-type GaN substrate 10.例文帳に追加

この窒化物半導体レーザ素子１００（窒化物半導体素子）は、ｍ面に対してａ軸方向にオフ角度を有する面を成長主面１０ａとするｎ型ＧａＮ基板１０と、ｎ型ＧａＮ基板１０の成長主面１０ａ上に形成された窒化物半導体層２０とを備えている。 - 特許庁

The fixing device is provided with members 110, 120 and 130 for forming a nip region N and a pressure member 140 which applies a pressure that is higher than the above-mentioned nip pressure and destroys the surface layer of a toner constituting an unfixed toner image T on the upstream side from the nip region N in the passing direction of a recording sheet P.例文帳に追加

ニップ領域Ｎを形成するニップ領域形成部材１１０，１２０，１３０と、ニップ領域Ｎよりも記録用シートＰの通過方向上流側で未定着トナー像Ｔに、上記ニップ圧よりも高く、未定着トナー像Ｔを構成するトナーの表面層を破壊する圧力を付与する加圧部材１４０とを備える。 - 特許庁

To provide an artificial grating multiple layer film medium provided with all of an excellent signal to noise ratio (S/N), high coercive force, and demagnetization resistance by making reduction of transition noise and high magnetic anisotropy compatible, and to provide an magnetic storage device provided with high S/N and demagnetization resistance even in high plane recording density.例文帳に追加

遷移ノイズの低減と高い磁気異方性を両立させることによって、優れた信号対雑音比（Ｓ／Ｎ）と、高い保磁力および耐減磁性を兼ね備えた人工格子多層膜媒体を提供すること、およびそれを用いて、高い面記録密度でも高いＳ／Ｎと耐減磁特性を備えた磁気記憶装置を提供する。 - 特許庁

The manufacturing method of a solar battery cell includes: a process in which the aqueous phosphoric acid solution is jetted against the surface of a semiconductor substrate; and a process in which the semiconductor substrate on which the aqueous phosphoric acid solution is jetted is heated so that n-type impurities are diffused in the semiconductor substrate to form an n-type impurity diffusion layer.例文帳に追加

半導体基板の表面にリン酸水溶液を噴霧する工程と、リン酸水溶液が噴霧された半導体基板を加熱することにより半導体基板にｎ型不純物を拡散させてｎ型不純物拡散層を形成する工程とを含む太陽電池セルの製造方法である。 - 特許庁

The non-volatile semiconductor memory device 100 includes a control signal generating unit 16 for accumulating a charge in the charge accumulation layer 46b of the non-selection drain side selection transistor SDTr (n-sel) connected to the non-selection memory string MS (n-sel) before data are read out from the selected memory string MS.例文帳に追加

不揮発性半導体記憶装置１００は、選択されたメモリストリングＭＳからデータを読み出す前に、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）の電荷蓄積層４６ｂに電荷を蓄積させる制御信号生成部１６を備える。 - 特許庁

In an example, a polyester film is coated with a recording layer coating liquid compounded with 2-anilino-3- methyl-6-dibutylaminofluorane, N-(4-hydroxyphenyl)-12-(N'-octadecyl)-dodecane amide and 2-pyrrodinone respectively as a color developing agent, a developer and the color erasing accelerator to prepare the reversible heat-sensitive recording medium of the present invention.例文帳に追加

実施例では、発色剤として２−アニリノ−３−メチル−６−ジブチルアミノフルオランを、顕色剤としてＮ−（４−ヒドロキシフェニル）−１２−（Ｎ’−オクタデシル）ドデカンアミドを、消色促進剤として２−ピロリジノンを、それぞれ配合した記録層塗布液をポリエステルフィルム上に塗布して、本発明の可逆性感熱記録媒体とした。 - 特許庁

A polysilicon layer 105 is formed on a wafer, with which a P well 102 and an N well 103 are formed, and after a gate electrode 105A is formed on the P well 102 with a photoresist pattern 106 as a mask, the LDD region of N-channel MOS is formed by conducting ion implantation, in a state of the photoresist pattern 106 being left.例文帳に追加

Ｐウェル１０２、Ｎウェル１０３の形成された基板上にポリシリコン層１０５を形成し、フォトレジストパターン１０６をマスクとして、Ｐウェル１０２上にゲート電極１０５Ａを形成した後、フォトレジストパターン１０６が残存した状態でイオン注入を行ってＮチャネルＭＯＳのＬＤＤ領域を形成する。 - 特許庁

After a semiconductor layer is formed on a substrate (step S1), a first insulating film and a first gate electrode are formed in regions for forming low voltage P type and N type TFTs (step S2) and then a second insulating film and a second gate electrode are formed in regions for forming high voltage P type and N type TFTs (step S3).例文帳に追加

基板上に半導体層を形成した後（ステップＳ１）、低電圧用Ｐ型，Ｎ型ＴＦＴを形成する領域に第１の絶縁膜および第１のゲート電極を形成し（ステップＳ２）、高電圧用Ｐ型，Ｎ型ＴＦＴを形成する領域に第２の絶縁膜および第２のゲート電極を形成する（ステップＳ３）。 - 特許庁

A general peripheral circuit such as a sense amplifier using inner voltage having an absolute value smaller than external supply voltage as a main operating power supply is constituted of a (p) channel and (n) channel MOSFETs having a p+ gate and an n+ gate having the same conductivity type as the diffusion layer of the general peripheral circuit respectively and having comparatively thin oxide films.例文帳に追加

また、外部電源電圧より絶対値の小さな内部電圧を主たる動作電源とするセンスアンプ等の一般周辺回路を、その拡散層と同じ導電型のｐ^+ ゲート及びｎ^+ ゲートをそれぞれ有し、かつ比較的薄い酸化膜を有するＰチャネル及びＮチャネルＭＯＳＦＥＴにより構成する。 - 特許庁

To lower the collector-emitter saturation voltage for an NPN transistor of a semiconductor device by surely connecting an N+ diffusion area as a collector lead-out region to an N+ additional embedded layer formed between 1st and 2nd epitaxial layers.例文帳に追加

半導体装置のＮＰＮトランジスタにおいて、コレクタ導出領域となるＮ^+型拡散領域と第１エピタキシャル層と第２エピタキシャル層との間に形成されるＮ^+型付加埋め込み層とを確実に連結させることで、ＮＰＮトランジスタにおけるコレクタ−エミッタ間飽和電圧を低減させることを目的とする。 - 特許庁

In this manner, an impurity profile of the p-n junction becomes abrupt, and further, an impurity concentration of a junction region forming the p-n junction with the gate region GR in the channel-formed region is higher than those of a center region in the channel-formed region and of an epitaxial layer EPI.例文帳に追加

これにより、ｐｎ接合の不純物プロファイルを急峻にするとともに、チャネル形成領域のうち、ゲート領域ＧＲとｐｎ接合を形成する接合領域の不純物濃度が、チャネル形成領域の中央領域の不純物濃度およびエピタキシャル層ＥＰＩの不純物濃度よりも高くする。 - 特許庁

The two-layer structure cloth spring material is constituted by connecting knitted fabrics of front and back two layers with 100% of multifilament yarn and has thickness of finish cloth of 2.0-5.0 mm, breaking tenacity in the warp direction and in the weft direction of the knitted fabrics of ≥600 N and tearing strength of ≥150 N.例文帳に追加

表裏二層の編地をマルチフィラメント糸１００％にて連結して構成され、仕上生地の厚みが２．０〜５．０ｍｍの二層構造布バネ材であり、該編地のタテ方向及びヨコ方向の破断強力が６００Ｎ以上であり、かつ、引裂き強力が１５０Ｎ以上であることを特徴とする二層構造布バネ材。 - 特許庁

The nitride semiconductor light-emitting device includes at least a substrate, an active layer composed of a nitride semiconductor mainly containing In and Ga, a p-electrode, and an n-electrode, wherein at least one of the p-electrode and the n-electrode is electrically divided into two or more regions.例文帳に追加

本発明の窒化物半導体発光素子は、少なくとも基板、ＩｎとＧａを主に含有する窒化物半導体からなる活性層、ｐ電極およびｎ電極を含むものであって、ｐ電極およびｎ電極の少なくとも一方が電気的に２領域以上に分離されていることを特徴としている。 - 特許庁

Upon the receipt of an IP address allocation request from the layer 2 processing section 45, a DHCP server function section 41 confirms a VLAN or the LAN interface sections 46-1 to 46-n, and allocates the IP address to each of the VLAN or the LAN interface sections 46-1 to 46-n according to the number of allocated addresses set to an address management database 42.例文帳に追加

ＤＨＣＰサーバ機能部４１はレイヤ２処理部４５からＩＰアドレス割り当て要求を受信すると、ＶＬＡＮまたはＬＡＮインタフェース部４６−１〜４６−ｎを確認し、ＶＬＡＮまたはＬＡＮインタフェース部４６−１〜４６−ｎ毎にアドレス管理データベース４２に設定された割り当て個数にしたがってＩＰアドレスを割り当てる。 - 特許庁

The display device includes: a plurality of pixel electrodes 22; n counter electrodes 43 which are disposed separately from one another in a scanning direction; a liquid crystal layer 6; detection electrodes 44 forming respective electrostatic capacitances C1 between the n counter electrodes 43 and the detection electrodes; a vertical driving circuit, a Vcom driving circuit 9, and a detection circuit 8.例文帳に追加

複数の画素電極２２と、その走査方向に分離されている複数ｎ個の対向電極４３と、液晶層６と、ｎ個の対向電極４３の各々との間に静電容量Ｃ１が形成される検出電極４４と、垂直駆動回路と、Ｖｃｏｍ駆動回路９と、検出回路８とを有する。 - 特許庁

The method includes a process for forming a Schottky electrode 5 and a surface opening dicing line region 7 on a surface of an SiC wafer (high concentration n-type substrate 1 and low concentration n-type epitaxial layer 2) and forming an ohmic electrode 4 and a rear opening dicing line region 8 on a rear face of the SiC wafer before a dicing process.例文帳に追加

ダイシング工程を行う前に、ＳｉＣウエハ（高濃度ｎ型基板１及び低濃度ｎ型エピタキシャル層２）の表面にショットキ電極５及び表面開口ダイシングライン領域７を形成し、ＳｉＣウエハの裏面にオーミック電極４及び裏面開口ダイシングライン領域８を形成する工程を実行する。 - 特許庁

A substrate 10 of the photodetector 1A having an n-type substrate 101 and a p-type epitaxial layer 102 is provided with a photodiode array having a plurality of photodiodes 12 (n-type channel area 121), and a light incident part 13 comprising an opening part used for making light detected by the photodiodes 12 get incident.例文帳に追加

ｎ型基板１０１及びｐ型エピタキシャル層１０２を有する光検出器１Ａの基板１０において、複数のフォトダイオード１２（ｎ型チャンネル領域１２１）を有するフォトダイオードアレイと、フォトダイオード１２で検出する光を入射するために用いられる開口部からなる光入射部１３とを設ける。 - 特許庁

This pressure-sensitive adhesive tape has a pressure-sensitive adhesive layer 6 composed of an acrylic adhesive on a base cloth 5 which has been formed by laminating a fabric 3 composed of a polyolefin based resin and having a hand-tearable function on a polyolefin based resin film 2 containing a melamine cyanurate, the tear strength in the width direction of the above base cloth being 0.2 N to 6.0 N.例文帳に追加

メラミンシアヌレートを含有しているポリオレフィン系樹脂フイルム２に、ポリオレフィン系樹脂からなる手切性機能のある織布３を積層して形成した基布５に、アクリル系粘着剤からなる粘着層６を備え、前記基布の幅方向の引裂強さが０．２Ｎ〜６．０Ｎであることを特徴とする。 - 特許庁

The input stage and output stage or the like of a data input-output circuit IO using the external supply voltage as the main operating power supply are configured of (p) channel and (n) channel MOSFETs having the p+ gate and the n+ gate having the same conductivity type as the diffusion layer of the data input-outp'ut circuit IO respectively and the comparatively thick oxide film.例文帳に追加

さらに、外部電源電圧を主たる動作電源とするデータ入出力回路ＩＯの入力段及び出力段等を、その拡散層と同じ導電型のｐ^+ ゲート及びｎ^+ ゲートをそれぞれ有し、かつ比較的厚い酸化膜を有するＰチャネル及びＮチャネルＭＯＳＦＥＴにより構成する。 - 特許庁