「pixel clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In transmission of digital pixel data in a forward direction, there are horizontal and vertical blanking periods during which special characters are transmitted in order to resynchronize the digital pixel data to a clock signal.例文帳に追加

順方向のデジタル画素データの伝送においては、水平及び垂直帰線消去期間があり、その間に特殊文字が伝送されて、デジタル画素データをクロック信号と再同期させる。 - 特許庁

Further, the clock signal CLK is outputted with its edge shifted from a change position of the digital pixel data DATA, therefore, the digital pixel data DATA can surely be fetched by the signal line driving circuit.例文帳に追加

さらに、クロック信号ＣＬＫのエッジとデジタル画素データDATAの変化位置とをずらして出力するため、信号線駆動回路でデジタル画素データDATAを確実に取り込むことができる。 - 特許庁

A variable resolving power transition and arrangement circuit (20) generates transition in the stream of video data (408) to make it possible to adjust pixel resolving power at every pixel using a system clock (400).例文帳に追加

可変解像度遷移配置回路(20)は、ビデオデータ(408)のストリーム内に遷移を生じさせることにより、画素解像度をシステムクロック(400)を使用して画素毎に調整することが可能である。 - 特許庁

A first image processing section 902 collects the packed pixel data and delays it by N clocks at a first clock CK1.例文帳に追加

第１の画像処理部９０２は、この４画素パッキングされた画素データを纏めて第１クロックＣＫ１でＮクロック分遅延させる。 - 特許庁

A divider section 51 frequency-divides the frequency of a pixel clock into a prescribed frequency, and a phase comparator section 52 compares the phase of an output of the divide section 51 with a phase of a comparison frequency signal.例文帳に追加

ピクセルクロックがデバイド部５１で一定の周波数に分周され、位相比較部５２で位相比較される。 - 特許庁

Thus, the frequency of the pixel clock PCLK output from a second VCO 205i is freely controlled.例文帳に追加

これにより、第２ＶＣＯ２０５ｉから出力される画素クロックＰＣＬＫの周波数を自由に制御することが可能となる。 - 特許庁

When the HDMI data is transmitted, the tone quality of voice data decreases as the pixel clock frequency of image data increases.例文帳に追加

ＨＤＭＩデータを送信する場合、映像データのピクセルクロック周波数が大きいほど、音声データの音質を劣化させる。 - 特許庁

A 2nd PLL circuit 250 generates a pixel clock PCK in response to the signal PS and the data WD.例文帳に追加

第２のＰＬＬ回路２５０はタイミング規定信号ＰＳおよび波形データＷＤに応答して画素クロックＰＣＫを生成する。 - 特許庁

A laser driving device 114 drives a semiconductor laser device 101 based on the generated pixel clock and input image data.例文帳に追加

レーザ駆動装置１１４は生成された画素クロック及び入力された画像データに基づいて、半導体レーザ１０１を駆動する。 - 特許庁

An LD exposure section 114 drives a laser diode of a light source for the laser beam according to the exposure data in synchronism with a pixel clock signal.例文帳に追加

ＬＤ露光部１１４は、画素クロック信号に同期して、露光データに従いレーザビームの光源であるレーザダイオードを駆動する。 - 特許庁

A bit clock generating circuit 30 generates a bit clock signal BCLK of a frequency N_1/N_2 times (N_1 and N_2 are positive integers, and N_1 is an integral multiple of N_2) as high as the frequency of the pixel clock signal PCLK and supplies it to a dynamicizer circuit 32.例文帳に追加

ビットクロック発生回路３０は、画素クロック信号ＰＣＬＫの周波数のＮ_１／Ｎ_２倍（Ｎ_１，Ｎ_２は正整数；Ｎ_１はＮ_２の整数倍）の周波数を持つビットクロック信号ＢＣＬＫを生成し並直列変換回路３２に供給する。 - 特許庁

The driving circuit of the LCOS element includes: a plurality of D/A converters 21-24 for effecting D/A conversion on image data which is fed to each pixel of the LCOS element on a pixel group-by-pixel group basis; and delay devices 26-29 for delaying clock signals to provide timing for each D/A conversion operation.例文帳に追加

ＬＣＯＳ素子の画素群単位で各画素に与える画像データをＤ／Ａ変換する複数のＤ／Ａ変換２１〜２４と、夫々のＤ／Ａ変換のタイミングとなるクロック信号を遅延させる遅延器２６〜２９を設ける。 - 特許庁

To enable to control a phase of a pixel clock by a simple constitution and highly accurately, to decrease unevenness of scanning, and to correct fluctuation of a width of the scanning.例文帳に追加

簡単な構成で高精度に画素クロックの位相制御を可能とし、走査ムラを低減し、走査幅の揺らぎを補正する。 - 特許庁

To obtain an image forming apparatus capable of decreasing the influence by a noise mixing in a pixel data transfer clock signal, and to obtain a program.例文帳に追加

画素データ転送クロック信号に混入するノイズによる影響を低減することが可能な画像形成装置およびプログラムを得る。 - 特許庁

A counter, which counts a required reference clock to interpolates or interleave pixel data received every line, is not reset by each line.例文帳に追加

ライン毎に入力される画素データを補間または間引くために必要な基準クロックを計数するカウンタを、各ライン毎にリセットさせない。 - 特許庁

A frequency conversion circuit 4 applies frequency conversion to the frequency of an output of the level control circuit 3 into a frequency of a clock of the oversampling pixel.例文帳に追加

レベル制御回路３の出力は、周波数変換回路４で、オーバーサンプリング画素のクロックの周波数に周波数変換される。 - 特許庁

To provide a liquid crystal display that prevents pixel signals from attenuating during transmitting, and increases the transmission clock rate.例文帳に追加

伝送中の画素信号が減衰するのを防止して、伝送クロックレートを増加させることができる液晶ディスプレイ装置を提供する。 - 特許庁

An image output circuit 34a sequentially outputs pixel data in the clip areas based on the output dot clock DCKa.例文帳に追加

画像出力回路３４ａは、切出領域内の画素データを出力ドットクロックDＣＫaに基づいて表示装置に順次出力する。 - 特許庁

The distribution unit 32 distributes bit data of the pixel signal obtained through the imaging of the solid-state image sensor alternately into bit data of at least two systems while synchronizing the clock converted by the clock conversion unit 26.例文帳に追加

振り分け部３２は、クロック変換部２６で変換されたクロックに同期して、固体撮像素子で撮像して得た画素信号のそれぞれのビットデータを、少なくとも２系統のビットデータに交互に振り分ける。 - 特許庁

A staticizer circuit 40 of the receiving circuit 27B converts the transfer signal SD into the N_1-bit wide serial image signal PD by using the bit clock signal BCLK and the pixel clock signal PCLK.例文帳に追加

受信回路２７Ｂでは、直並列変換回路４０が、ビットクロック信号ＢＣＬＫと画素クロック信号ＰＣＬＫを用いて転送信号ＳＤをＮ_１ビット幅のシリアル画像信号ＰＤに変換する。 - 特許庁

When a CPU reads from a memory area, the frequency of the pixel clock and the memory reading clock is adjusted according to the frequency of the CPU update on- screen memory and the variation of the CPU change on-screen memory block.例文帳に追加

CPUがメモリ・エリアから読出しを行う場合、ピクセル・クロックおよびメモリ読出しクロックの周波数はCPU更新オンスクリーン・メモリの周波数およびCPU変更オンスクリーン・メモリ・ブロックの変分に応じて調整される。 - 特許庁

Concerning digital input luminance data Yin, in a primary difference detecting circuit 10, an absolute value A and the polarity of a primary difference, which is the difference of data values between a certain pixel and a pixel preceding for one clock, are detected.例文帳に追加

１次差分検出回路１０で、デジタル入力輝度データＹｉｎにつき、ある画素と１クロック前の画素との間のデータ値の差分である１次差分の絶対値Ａと極性を検出する。 - 特許庁

A selector (37) switches and selects screen A display data and a screen B display data, which are inputted in parallel, per pixel data in accordance with the pixel display clock signal to convert them to serial data and outputs a conversion result.例文帳に追加

セレクタ（３７）は、画素表示クロック信号に従い、並列入力された画面Ａ表示データと画面Ｂ表示データを画素データ単位に切替え選択して並直変換出力する。 - 特許庁

To prevent the shift of irradiation positions in a main scanning direction due to the wavelength differences of respective laser beams when one pixel is formed by radiation emitted on the basis of a common pixel clock.例文帳に追加

複数のレーザビームを共通の画素クロックに基づいて発光させた照射光によって１画素を形成する際、各レーザビームの波長差によって主走査方向の照射位置がずれないようにする。 - 特許庁

To set a control value when phases of the respective signals of a pixel clock for forming an image are shifted on the basis of phase data at the timing of a clock signal from a high frequency clock generation means, and to correct the displacement of a main scan dot based on the control value.例文帳に追加

高周波クロック生成手段からのクロック信号のタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づきシフトする際に、制御値を設定し、その制御値に基づいて主走査ドット位置ずれを補正する。 - 特許庁

To provide an imaging device and an imaging element, suitable for outputting reading information related to reading of a pixel signal such as information representing a reading method (scanning) method of the pixel signal, and also suitable for reducing occurrence of malfunction due to deviation of a clock such as delay of a reference clock.例文帳に追加

画素信号の読出（走査）方式を示す情報などの画素信号の読み出しに係る読出情報を出力するのに好適で、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子を提供する。 - 特許庁

To provide a pixel clock-generating device which generates a pixel clock capable of highly accurately correcting each of errors even when the different errors of a scanning speed are generated at optical scan positions in an image forming apparatus in which one light source optically scans two or more plural optical scan positions shifting in time.例文帳に追加

１つの光源が２つ以上の複数の光走査位置を時間的にずらして光走査する画像形成装置において、各々の光走査位置で走査速度に異なる誤差が生じても、それぞれ高精度に補正できる画素クロックを生成する画素クロック生成装置を提供すること。 - 特許庁

Meanwhile, in lines other than the line including the pixel Pi under consideration, although image signals in each line are stored in a line memory of a line memory part 106 through an LPF 105, an operation clock of the line memory part 106 is defined as half of a normal operation clock, and pixel signals are stored by a ratio of one for every two pixels.例文帳に追加

一方、注目画素Ｐｉを含むライン以外のラインでは、ＬＰＦ１０５を経て各ラインの画像信号がそれぞれラインメモリ部１０６のラインメモリに格納されるが、ラインメモリ部１０６の動作クロックは通常の半分とされており、２画素に１画素の割合で画素信号格納される。 - 特許庁

To provide a method of generating a pixel clock, a pixel clock generating apparatus, and an image forming apparatus wherein an amount of correction data is markedly reduced, cost reduction can be achieved by reduction of the memory size along with the reduction of the correction data, and moreover accurate correction of position shift of a dot can be executed.例文帳に追加

本発明は、補正データ量を大幅に削減でき、それに伴うメモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となる画素クロック生成方法、画素クロック生成装置及び画像形成装置を提供することを目的とする。 - 特許庁

A horizontal clock to control timing of pixel driving in the horizontal direction in a display panel is generated in such a way that a driving period of pixel data, which is obtained by multiplying a cycle time mck of a clock synchronized with the input video data with an integer, is produced based on a ratio of the number of horizontal pixels before and after conversion.例文帳に追加

変換前と後の水平画素数の比に基づいて、入力ビデオデータに同期するクロックの１周期時間ｍｃｋの整数倍による画素データの駆動期間が生じるようにして、ディスプレイパネルにおける水平方向の画素駆動タイミングをコントロールするための水平クロックを生成する。 - 特許庁

As a transport status of both the data, either the left eye video data or the right eye video data are added to the other for the unit of one pixel and video data of one pixel are constituted of the double predetermined number of bits and transported in a timing synchronous with the pixel clock.例文帳に追加

両データの伝送状態としては、左目用映像データと右目用映像データのいずれか一方に、他方を１画素単位で付加して、１画素の映像データを、所定ビット数の２倍のビット数で構成して、画素クロックに同期したタイミングで伝送する。 - 特許庁

As one method, the pixel clock frequency shift is calculated in some cases in order to correct the nonlinearity of the scanning line in the ROS.例文帳に追加

１つの方法として、ＲＯＳにおける走査線の非線形性を訂正するためにピクセル・クロック周波数偏移を計算することがある。 - 特許庁

Thus, on the basis of only the video signal Din and clock signal CLK, the display drive is carried out for the liquid crystal element of each pixel 20.例文帳に追加

これにより、映像信号Ｄinおよびクロック信号ＣＬＫのみに基づいて、各画素２０の液晶素子に対する表示駆動が行われる。 - 特許庁

There, the device main body generating the video signal transmits a clock signal CLK corresponding to the display period of one pixel to the monitor device side.例文帳に追加

そこで、映像信号を発生する装置本体からモニタ装置側に１画素の表示期間に対応したクロック信号ＣＬＫが伝達される。 - 特許庁

A high frequency clock number forming one pixel at a specified location on a line which is scanned by a corresponding laser beam is changed from the sensing result.例文帳に追加

検知結果を基に対応するレーザ光で走査されるライン上の特定箇所で１画素を形成する高周波クロック数を変化させる。 - 特許庁

Thereby, the image pickup device adjusts the frequency fclk of a horizontal transfer clock, a horizontal pixel count number Nh1, and a vertical line count number Nv.例文帳に追加

そのために、撮像装置は、水平転送クロックの周波数ｆｃｌｋ、水平画素カウント数Ｎｈ１や垂直ラインカウント数Ｎｖを調整する。 - 特許庁

It is preferable to stop the supply of a pixel data circuit means driving clock signal to the PE when determining that the mixing is not carried out.例文帳に追加

好ましくは、前記混合を行わないと判断した場合に、ＰＥに画素データ回路手段駆動クロック信号の供給を停止する。 - 特許庁

Every time the value of the signal pc increases, the PLL4 shifts the phase of a sampling clock ck for one pixel time divided by N.例文帳に追加

ＰＬＬ４は、位相制御信号ｐｃの値が増える毎に、サンプリングクロックｃｋの位相を１画素の時間をＮ分割した時間ずつずらす。 - 特許庁

The drive circuit 13 calculates N2/N1 as phase information between the horizontal synchronizing signal HS and the pixel clock signal CLK and outputs it.例文帳に追加

除算回路１３は、水平同期信号ＨＳとピクセルクロック信号ＣＬＫとの間の位相情報としてＮ２／Ｎ１を求めて出力する。 - 特許庁

A synchronous module synchronizes the clock rate, at which the pixel value is shifted along the image sensor element 14, with the speed of the target 15 moving in the direction 20.例文帳に追加

同期モジュールは、画素値を画像センサエレメント１４に沿ってシフトさせるクロックレートを方向２０に移動するターゲット１５の速度と同期させる。 - 特許庁

A system controller 8 of the scanning laser microscope device outputs an A/D conversion clock (a) to an A/D converter 12 of the photometric apparatus 7 and outputs a pixel clock (p) to an arithmetic unit 13 of the photometric apparatus 7.例文帳に追加

走査型レーザ顕微鏡装置のシステムコントローラ８はＡ／Ｄ変換クロックａを測光装置７のＡ／Ｄ変換器１２に出力し、画素クロックｐを同じく測光装置７の演算装置１３に出力する。 - 特許庁

In an optical scanning system 100, a photosensitive drum 101 undergoes main scanning concurrently by a plurality of laser beams, and then an image clock generation section 110 generates a pixel clock in synchronism with the main scanning.例文帳に追加

光学走査系１００では複数本のレーザビームで感光体１０１に対し同時に複数ラインの主走査が行われ、この主走査に同期した１本の画素クロックが画素クロック発生部１１０で生成される。 - 特許庁

Moreover, a period of a clock signal CLK is made two times as long as that of the digital pixel data DATA or longer, a clock signal CLK of a frequency allowing the poly-silicon TFTs to normally operate can be supplied to the signal line driving circuit.例文帳に追加

また、クロック信号ＣＬＫの周期をデジタル画素データDATAの周期の２倍以上にするため、ポリシリコンＴＦＴが正常に動作する周波数のクロック信号ＣＬＫを信号線駆動回路に供給できる。 - 特許庁

The rising edge of the charge clock and the falling edge of the charge clock are provided in a period with positive or negative polarity of the voltage between the plurality of the pixel electrodes and the counter electrode.例文帳に追加

複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有する。 - 特許庁

When the maximum value of the degree of resolution or the degree of gradation of the image data obtained is "12", a PLL part 8 forms a multiplied clock made by 6-multiplying the frequency of a pixel clock, and outputs it to a PWM generating part 9.例文帳に追加

取得された画像データの解像度又は階調度の最大値が「１２」である場合、ＰＬＬ部８は、画素クロックの周波数を６逓倍した逓倍クロックを生成して、ＰＷＭ発生部９へ出力する。 - 特許庁