1016万例文収録!

「pulse delay time」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > pulse delay timeに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

pulse delay timeの部分一致の例文一覧と使い方

該当件数 : 234



例文

VARIABLE DELAY TIME PULSE AMPLIFIER例文帳に追加

可変遅延時間パルス増幅器 - 特許庁

The delay means generates a delay time variably to a sampling pulse.例文帳に追加

遅延手段4は、サンプリングパルスに可変に遅延時間を生じさせる。 - 特許庁

Delay time is examined by inputted a pulse signal, having a pulse width equal to the delay time to the input CK.例文帳に追加

遅延時間の検査は、この遅延時間に等しいパルス幅を有するパルス信号を入力CKに入力して行う。 - 特許庁

PULSE DELAY CIRCUIT, ITS DRIVE METHOD, A/D CONVERSION CIRCUIT, AND TIME MEASUREMENT CIRCUIT例文帳に追加

パルス遅延回路及びその駆動方法、AD変換回路、時間測定回路 - 特許庁

例文

To provide a signal processing apparatus with a delay circuit capable of independently adjusting rise delay time and fall delay time of a pulse.例文帳に追加

パルスの立上がりと立下り遅延時間を独立して調整することのできる遅延回路を備えた信号処理装置を得る。 - 特許庁


例文

The correlation between the pulse group and the received pulse is compared and the transmission-reception time difference is detected from the delay time for the pulse groups in which the correlation is established.例文帳に追加

このパルス群と受信パルスとの相関を比較し、相関が取れるパルス群の遅延時間から送受信の時間差を検出する。 - 特許庁

To configure a pulse delay circuit capable of reducing variations in delay time of each delay unit on a programmable logic device.例文帳に追加

プログラマブルロジックデバイス上に、遅延ユニット毎の遅延時間のばらつきの少ないパルス遅延回路を構成する。 - 特許庁

To reduce an influence of the turbulence of pulse waves and find a pulse rate from pulse wave data in a short delay time.例文帳に追加

脈波の乱れの影響を削減し、かつ、短い遅延時間で、脈波データから脈拍数を求める。 - 特許庁

To provide a delay circuit that provides a delay time to an input signal without a delay and a waveform deformation or the like by a parasitic element so as to properly generate a delay signal and a delay pulse having a prescribed delay time with high accuracy, and to provide a semiconductor integrated circuit device including the delay circuit and a delay method.例文帳に追加

寄生素子による遅延や波形変形等を伴わず入力信号に遅延時間を付加して、所定遅延時間の遅延信号や遅延パルスを精度よく適宜に生成する遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法を提供すること。 - 特許庁

例文

As for the optical pulse signal, a delay unit 60 gives delay of different delay time Δt to the optical pulse of wavelength λ1 and to the optical pulse of wavelength λ2 so that a PPM signal is obtained.例文帳に追加

遅延部60は、光パルス信号に対して、搬送波の波長がλ1の光パルスと、λ2の光パルスに異なる遅延時間Δtの遅延を与えて、PPM信号を得る。 - 特許庁

例文

Output from the pulse delay circuit 5 is inputted to a pulse delay circuit 7 for tracking the delay time of the differentiation circuit 8 and a differential pulse signal is outputted.例文帳に追加

パルス遅延回路5の出力は、差動化回路8の遅延時間を追尾するパルス遅延回路7に入力されて差動パルス信号を出力する。 - 特許庁

At such a time, when the pulse is received after a delay time setting circuit 44 sets the delay time to the second delay block 18, the switch control circuit 12 switches a destination to supply the pulse from the switch 14 from the first delay block to the second delay block.例文帳に追加

このとき、スイッチ制御回路12は、遅延時間設定回路44が第2遅延ブロック18に遅延時間を設定した後にパルスを受けると、スイッチ14がパルスを供給する先を第1遅延ブロックから第2遅延ブロックに切り替える。 - 特許庁

The A/D conversion circuit comprises a pulse delay circuit in which a cascade delay unit of a plurality of stages delay an input pulse in a delay time in response to a signal level of the light receiving signal, and uses a pulse delay type A/D conversion circuit for outputting the number of stages of the delay unit in which the input pulse passes during a measurement time period as A/D conversion data.例文帳に追加

A/D変換回路としては、受光信号の信号レベルに応じた遅延時間で入力パルスを遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路を備え、測定期間の間に入力パルスが通過する遅延ユニットの段数をA/D変換データとして出力するパルス遅延型A/D変換回路を用いる。 - 特許庁

An average delay time difference specifying section 56 determines the average value of delay time differences specified in correspondence with a plurality of measuring pulse signals.例文帳に追加

時間差平均特定部56は複数の測定用パルス信号に対応して特定された遅延時間差の平均値を求める。 - 特許庁

A delay time is provided for each optional frequency of the drive pulse used for driving the piezoelectric transformer 76. thereby making the delay time variable.例文帳に追加

そして、圧電トランス76を駆動するための駆動パルスにおける任意の周期毎に遅延時間を設け、この遅延時間を可変する構成にしている。 - 特許庁

A delay time operation means 312 operates the delay time of input/ output between the zero cross signal and the energization-on signal from the pulse width of the delay pulse signal.例文帳に追加

ディレイ時間演算手段312は、ディレイパルス信号のパルス幅からゼロクロス信号と通電オン信号との入出力間の遅れ時間を演算する。 - 特許庁

To realize a highly precise pulse radar system without enlarging the circuit scale or degradation of detection precision with a simple constitution by dispensing with a variable delay circuit for forming an optional delay time of ≤1 ns as in the conventional case for measuring delay time from radiation of a short pulse of the UWB radar.例文帳に追加

UWBレーダの短パルスを放射してから受信するまでの時間遅延を測るため、遅延時間の異なる複数の固定遅延回路を組み合わせる方法では装置が大型化してしまう。 - 特許庁

A driving waveform having a first pulse delay time Td1, elapsing before application of a pulse having a second pulse width Pw2 following to a pulse having a first pulse width Pw1, exceeding 2 μsec is applied.例文帳に追加

第1パルス幅Pw1のパルスから次の第2パルス幅Pw2のパルスが印加されるまでの第1パルス遅延時間Td1が2μsecを越える駆動波形を印加する。 - 特許庁

One pulse light (11b) out of demultiplexing pulse lights is delayed by a time which is shorter than the original pulse width by a delay means (5), and a pulse light (11c), in which the peak intensity is controlled to be a convex shape is generated by combining to other pulse light (11a).例文帳に追加

分波されたパルス光のうち、一のパルス光(11b)を遅延手段(5)により種パルス幅未満に遅延させ、他のパルス光(11a)と合波することにより、凸型状にピーク強度を制御されたパルス光(11c)を発生させる。 - 特許庁

The motor system 1 has a delay pulse generator 32 capable of transmitting a delay pulse signal, which is delayed in phase relative to a motor pulse signal transmitted from a motor 7 and recognized by a motor pulse recognition part 30 and in which the phase delay increases with time.例文帳に追加

モータシステム1は、遅延パルス生成部32を有し、モータ7から発信され、モータパルス認識部30で認識されたモータパルス信号に対して位相が遅れ、時間の経過に伴って位相の遅れが大きくなる遅延パルス信号を発信することができる。 - 特許庁

By changing the wavelength of optical pulse, the wavelength characteristics of the group delay time can be obtained.例文帳に追加

光パルスの波長を変化させることにより、群遅延時間の波長特性を求めることができる。 - 特許庁

The pulse widths of internal clock signals of an SDRAM are decided by the delay time of a delaying circuit 26.例文帳に追加

SDRAMの内部クロック信号のパルス幅は、遅延回路26の遅延時間で確定される。 - 特許庁

The pulse sequence PS is executed just a delay time TD1 later after the peak P2 of the PG signal.例文帳に追加

パルスシーケンスPSは、PG信号のピークP2から遅延時間TD1だけ遅れて実行される。 - 特許庁

Then the delay from the last pulse is continuously measured and compared with the updated threshold time interval.例文帳に追加

次に、直前のパルスからの遅延が連続的に測定され、更新後の限界時間間隔と比較される。 - 特許庁

DOUBLE OPTICAL PULSE GENERATING CIRCUIT AND METHOD FOR MEASURING DIFFERENCE OF PROPAGATION DELAY TIME OF OPTICAL FIBER例文帳に追加

二重光パルス発生回路及び光ファイバの伝播遅延時間差の測定方法 - 特許庁

Outputs from the differentiation circuit 3 and the pulse delay circuit 4 are inputted to an EXOR circuit 6 and a pulse delay circuit 5 for tracking the delay time of the EXOR circuit 6.例文帳に追加

差動化回路3とパルス遅延回路4の出力は、EXOR回路6に入力され、EXOR回路6の遅延時間を追尾するパルス遅延回路5に入力される。 - 特許庁

To provide an optical pulse delay element which makes it possible to optionally control time delay of an optical pulse within about 100 picoseconds and realizes a light delay function with simple constitution.例文帳に追加

光パルスが100ピコ秒以内程度の間で任意に時間遅延を制御できるようにするとともに、簡単な構成で光遅延機能を実現した光パルス遅延素子を提供すること。 - 特許庁

A pulse delay circuit 1a comprises a delay unit of multistage cascade arrangement delaying and revolving a pulse signal at the delay time in response to the voltage with analog input signal Vin added to the reference voltage Vref.例文帳に追加

パルス遅延回路1aは、基準電圧Vrefにアナログ入力信号Vinを加算した電圧に応じた遅延時間でパルス信号を遅延および周回させる遅延ユニットを複数段縦続接続してなる。 - 特許庁

A pulse delay circuit 1b comprises a delay unit of multistage cascade arrangement delaying and revolving the pulse signal at the delay time in response to the reference voltage Vref.例文帳に追加

パルス遅延回路1bは、基準電圧Vrefに応じた遅延時間でパルス信号を遅延および周回させる遅延ユニットを複数段縦続接続してなる。 - 特許庁

To provide a delay inspection circuit, a delay control circuit having the same and a pulse width examining circuit, by which delay time or pulse width can be inspected highly accurately, at high speed.例文帳に追加

高速かつ高精度に遅延時間やパルス幅を検査できる遅延検査回路およびこれを有した遅延調節回路、ならびにパルス幅検査回路を提供する。 - 特許庁

The output 94 from a monitor circuit 93 is inputted to a pulse width judging circuit 4 and the delay in a driving pulse generating circuit 2 is regulated by a delay time control circuit 5 such that the output 94 has a specified pulse width.例文帳に追加

モニター回路93の出力94をパルス幅判定回路4に入力し、出力94が所定のパルス幅となるようにディレイ時間制御回路5によって駆動パルス発生回路2の中のディレイを調整する。 - 特許庁

A pulse generating circuit 22 generates a pulse CKP synchronizing with a clock CLKint, this pulse is delayed by a delay circuit 23 by a time A and inputted to a delay element chain 24.例文帳に追加

パルス発生回路22は、クロックCLKintに同期してパルスCKPを発生し、これが遅延回路23により時間Aだけ遅延されて遅延素子チェーン24に入力される。 - 特許庁

Because each of the state hold circuits 8-1 to 8-N is set by a a transmission pulse, and is reset by the receive pulse, a delay pulse corresponding to the delay time from the transmission pulse to each receive pulse is obtained at the output of each state hold circuit 8-1 to 8-N.例文帳に追加

各状態保持回路8−1〜8−Nは送信パルスでセットされ、受信パルスでリセットされるため、各状態保持回路8−1〜8−Nの出力に送信パルスから各受信パルスまでの遅延時間に応じた遅延パルスが得られる。 - 特許庁

The delay circuit 5 outputs a delay signal S_3 which is obtained by delaying the timing signal S_2 by a predetermined time to a pulse generating circuit 6.例文帳に追加

遅延回路5は、タイミング信号S_2を所定の時間遅延させた遅延信号S_3をパルス発生回路6に出力する。 - 特許庁

A stepped-wave like voltage pulse signal DET is delayed by a predetermined time in a delay part 10 and the difference between the signals before and after delay is calculated in a subtraction part 11.例文帳に追加

階段状電圧パルス信号DETを遅延部10で所定時間遅延させ、遅延前後の信号の差を減算部11で求める。 - 特許庁

In first and second delay blocks 16 and 18, each edge of the inputted reference pulse train is delayed just by a set delay time and outputted.例文帳に追加

第1及び第2遅延ブロック16及び18は、入力される基準パルス列の各エッジを設定された遅延時間だけ遅延して出力する。 - 特許庁

The comparator 6 changes its output depending on whether the pulse width of the discharge pulse is larger or shorter than the propagation delay time of the comparator 6.例文帳に追加

コンパレータ6は、放電パルスのパルス幅がコンパレータ6の伝搬遅延時間よりも長い場合と短い場合とで、出力が変化する。 - 特許庁

The pulse signals OC are delayed for prescribed time in a delay element 6 and supplied to FFs 7 and 8 as delayed pulse signals DL.例文帳に追加

パルス信号OCは遅延素子6で所定時間遅延され、遅延パルス信号DLとしてFF7,8に与えられる。 - 特許庁

In each radio frequency tag, an internal time delay from reception of the diffusion pulse modulation signal to transmission of the compression pulse modulation signal is set.例文帳に追加

各無線タグには、拡散パルス変調信号を受信してから、圧縮パルス変調信号を送信するまでの内部遅延時間が設定される。 - 特許庁

The pulse for the position data is more aggressively delayed than the pulse for the measuring head by time difference through a delay circuit 15 and is outputted.例文帳に追加

位置データ用パルスを、測定ヘッド用パルスよりも、時間差だけ遅延回路15により積極的に遅らせて出力する。 - 特許庁

A pulse generation block 60 generates an output pulse zj' with the nonlinear arithmetic value zj set to the delay time.例文帳に追加

そしてパルス生成ブロック60は、この非線形演算値z_j を遅延時間とする出力パルスz_j'を生成する。 - 特許庁

This pulse arc welding method by irradiation with the pulse lasers comprises starting the pulse arc welding by synchronizing the laser output period Tr of the pulse lasers from the point of the time the peak period Tp of the pulse arc welding is started or the point of the time the predetermined delay time elapses from the point of the time the period described above is started.例文帳に追加

本発明は、パルスアーク溶接のピーク期間Tpの開始時点又は開始時点から予め定めた遅延時間経過した時点からパルスレーザのレーザ出力期間Trを同期して開始するパルスレーザ照射パルスアーク溶接方法である。 - 特許庁

The voltage conversion circuit can control the output voltage Vint close to a desired supply voltage by controlling delay time for allowing a delay circuit 102 to delay a pulse signal from a pulse signal generation circuit 101 by a delay time control circuit 103.例文帳に追加

この電圧変換回路は、遅延回路102がパルス信号生成回路101からのパルス信号を遅延させる遅延時間を、遅延時間制御回路103で制御することによって、出力電圧Vintを所望の電源電圧の近傍に制御できる。 - 特許庁

A comparison circuit 20 stores the comparison result data between the pulse width time of the pulse of an input signal IS for testing inputted to the delay circuit 10, and the delay time of delay signals PM-PN outputted from taps PM-PN in the delay circuit 10 in a comparison result register 30.例文帳に追加

比較回路20は、遅延回路10に入力されたテスト用入力信号ISのパルスのパルス幅時間と、遅延回路10のタップPM〜PNから出力される遅延信号PM〜PNの遅延時間との比較結果データを、比較結果レジスタ30に記憶する。 - 特許庁

When a delay time set circuit 44 and the first delay path 16 are supplied with the pulse train, a gate 52 is controlled to start pulse train supply to the second delay path 18 following to the loading of the delay data to the second delay path 18 and then pulse train supply to the first delay path 16 is stopped.例文帳に追加

遅延時間設定回路44、第1遅延パス16にパルス列が供給されているときに、第2遅延パス18に遅延データをロードするのに続いてゲート52を制御して第2遅延パス18にパルス列の供給を開始した後、第1遅延パス16へのパルス列の供給を停止させる制御を行う。 - 特許庁

The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.例文帳に追加

初段の遅延素子21に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子2nから出力される。 - 特許庁

The rear stage of the interferometer constituting the OCT system is provided with a light pulse time sharing multiplication unit which delays a second binding light pulse (interference light pulse) by a predetermined delay time behind a first binding light pulse (inference light pulse), and subsequently allowing the first binding light pulse to merge with the second binding light pulse to alternately emit the first binding light pulse and the second binding light pulse.例文帳に追加

OCT装置を構成する干渉計の後段に、前記第1の結合光パルス(干渉光パルス)に対して第2の結合光パルス(干渉光パルス)を所定の遅延時間遅らせた後、前記第1の結合光パルスと前記第2の結合光パルスを合流して、前記第1の結合光パルスと前記第2の結合光パルスを交互に出射する光パルス時分割多重化ユニットを設けること。 - 特許庁

A gate circuit 3 outputs a pulse having the time width corresponding to a delay time of a delay circuit 2 from rise of a clock pulse CLK generated in a microcomputer 11.例文帳に追加

ゲート回路3はマイコン11で発生するクロックパルスCLKの立ち上がりから遅延回路2の遅延時間に相当する時間幅のパルスを出力する。 - 特許庁

To provide a pulse signal delay circuit capable of maintaining a duty ratio and accurately delaying an input pulse signal by a constant delay time so as to drive an LED circuit precisely with a time difference.例文帳に追加

LED回路を精度良く時差駆動できるように、デューティー比を維持して入力パルス信号を一定の遅延時間で正確に遅延可能なパルス信号遅延回路を提供する。 - 特許庁

例文

By the use of both a delayed clock signal produced using the latch circuit and the original clock signal having no delay, the pulse generation circuit generates a pulse signal having the time width corresponding to the delay time of the latch.例文帳に追加

パルス生成回路では、ラッチ回路を用いてクロック信号を遅延させた遅延クロック信号と、遅延させない元のクロック信号を用いて、ラッチの遅延時間に相当する時間幅のパルス信号を生成する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS