「pulse rs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When a clock signal S10 rises, RS-FF20 is set and a pulse signal S10 becomes "H".例文帳に追加

クロック信号Ｓ１０が立上がると、ＲＳ−ＦＦ２０がセットされ、パルス信号Ｓ１０が“Ｈ”になる。 - 特許庁

According to the timing pulse generator, the period of reference pulse signals RS generated from an encoder signal is counted by an up-counter 71, and the counted value is latched by a 16-bit latch circuit.例文帳に追加

エンコーダ信号から生成された基準パルス信号ＲＳの周期をアップカウンタ７１で計数し、その値を１６ビットのラッチ回路でラッチする。 - 特許庁

A control circuit 20 outputs a start pulse ST for starting jitter measurement to an RS flip-flop 22.例文帳に追加

制御回路２０はＲＳフリップフロップ２２に対してジッタ測定を開始するスタートパルスＳＴを出力する。 - 特許庁

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established.例文帳に追加

そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。 - 特許庁

In the detection circuit 11, the sensor output value S(n) is changed with the sensor resistance value Rs of a gas sensor element 17 and also changed, even if the duty ratio DT of an inputted pulse signal Sc is altered.例文帳に追加

検出回路１１では、センサ出力値S(n)が、ガスセンサ素子１７のセンサ抵抗値Rsに応じて変化すると共に、入力するパルス信号Scのデューティ比DTを変更しても変化する。 - 特許庁

A sample-pulse(SP) generation part 16 outputs read-output sample pulses (RS pulsed) (b) within the irradiation period of the read beam.例文帳に追加

サンプルパルス（ＳＰ）発生部１６はリードビームの照射期間内にリード出力サンプルパルス（ＲＳパルス）ｂを出力する。 - 特許庁

A pulse processing part 32 generates delay sample pulses which delay the RS pulses (b) for a prescribed time, and it AND-processes the RS pulses (b) and the delay sample pulses so as to be output as new RS pulses b with reference to a read output S/H part 18.例文帳に追加

パルス処理部３２はＲＳパルスｂを所定時間だけ遅延した遅延サンプルパルスを発生すると共に、ＲＳパルスｂと遅延サンプルパルスとをＡＮＤ処理してリード出力Ｓ／Ｈ部１８に対する新たなＲＳパルスｂ_new として出力する。 - 特許庁

The RS flip flop 103 is set by the pulse signal of the rising edge detection circuit 101, and reset by the pulse signal of the falling edge detection circuit 102.例文帳に追加

ＲＳフリップフロップ１０３は、立ち上がりエッジ検出回路１０１のパルス信号によりセットされ、立ち下がりエッジ検出回路１０２のパルス信号によりリセットされる。 - 特許庁

A signal output circuit 19 combines pulse signals from the first and second RS flip-flop circuits 17 and 18 to generate a pulse width modulation signal PWMout.例文帳に追加

信号出力回路１９で第１，第２ＲＳフリップフロップ回路１７，１８からのパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔが生成される。 - 特許庁

An NWE mask generating section 7 has an RS flip flop(FF) 101 and the FF 101 is set by a symbol output pulse (a pulse indicating the outputting timing of one symbol) and reset by them first sampling pulse (a pulse instructing the fetching of data to a memory 3).例文帳に追加

ＮＷＥマスク生成部７は、ＲＳフリップフロップ（ＦＦ）１０１を有し、このＦＦは、シンボル出力パルス（１シンボルの出力タイミングを示すパルス）でセットされ、最初のサンプリングパルス（メモリ３へのデータの取り込みを指示するパルス）でリセットされる。 - 特許庁

The RS flip-flop 30 is set by the rising edge of a pulse signal and reset by the edge of the falling edge of the pulse signal, and a power MOS transistor 31 is on-driven by its output.例文帳に追加

ＲＳフリップフロップ３０をパルス信号の立ち上がりエッジでセットし、パルス信号の立ち下がりエッジでリセットし、その出力で電力用ＭＯＳトランジスタ３１をオン駆動する。 - 特許庁

During the dead time, a reset pulse RS for turning off the IGBT3 at the high-pressure side is generated, for example, by the following procedures.例文帳に追加

これらデッドタイム期間中に、高圧側ＩＧＢＴ３をオフさせるリセットパルスＲＳを、例えば、次のような要領で発生させる。 - 特許庁

A control circuit 150 is activated, when an enable signal 200 is at an H level; and when a switching pulse 155 is outputted from a voltage-Duty ratio converter 154 of the control circuit 150, an output 203 of an RS latch 202 thereby becomes an L level and a soft start signal Vss (164) starts rising.例文帳に追加

イネーブル信号200がHレベルで制御回路150が起動し、制御回路150の電圧−Duty比変換器154からスイッチングパルス155が出力されると、これによりRSラッチ202の出力203がＬレベルとなり、ソフトスタート信号Vss(164)の上昇が始まる。 - 特許庁

By integrating this signal S1 by an integration circuit 23, the time having passed after the inputting of the start pulse ST to the RS flip-flop 22 is clocked.例文帳に追加

この信号Ｓ１が積分回路２３で積分されることによりスタートパルスＳＴがＲＳフリップフロップ２２に入力されてからの時間がいわば計時される。 - 特許庁

An edge generation unit 12, on the basis of the waveform data DW, generates a set pulse and a reset pulse which are asserted with the timing of the positive edge and negative edge of the test pattern signal, respectively, and outputs them to an RS flip-flop 14.例文帳に追加

エッジ生成部１２は、波形データＤＷにもとづき、テストパターン信号のポジティブエッジ、ネガティブエッジそれぞれのタイミングでアサートされるセットパルス、リセットパルスを生成し、ＲＳフリップフロップ１４に出力する。 - 特許庁

After elapsing a predetermined delay period, a response transmission signal (a response transmission pulse ps) is output in response to the reception signal rs by transmission means (a transmitter 11).例文帳に追加

送信手段（送信機１１）により、所定の遅延時間経過後に、受信信号ｒｓに対する応答送信信号（応答送信パルスｐｓ）が出力される。 - 特許庁

An original signal included in the pulse signal is demodulated as a demodulation signal RS by passage of a low frequency component corresponding to the original signal through an LPF 3.例文帳に追加

そのパルス信号に含まれる原信号に対応する低周波成分がＬＰＦ３を通過することにより原信号が復調信号ＲＳとし復調される。 - 特許庁

A first RS flip-flop circuit 17 generates a pulse signal with a discharge period when the voltage of the first capacitor C1 drops from voltage at the end of charging down to a prescribed threshold voltage Vth in each discharge period as a pulse width.例文帳に追加

各放電期間に第１コンデンサＣ１の電圧が充電終了時の電圧から所定の閾値電圧Ｖｔｈに低下するまでの放電時間をパルス幅とするパルス信号が第１ＲＳフリップフロップ回路１７で生成される。 - 特許庁

A capacitor 44 starts charging after the transition of the pulse signal S10 to "H", the RS-FF20 is reset when the charging voltage of the capacitor 44 becomes a voltage set by a resistor 43, and a pulse signal S20 becomes "L".例文帳に追加

パルス信号Ｓ１０が“Ｈ”に遷移した時から、コンデンサ４４の充電が開始され、コンデンサ４４の充電電圧が、抵抗４３で設定する電圧になったときに、ＲＳ−ＦＦ２０がリセットされ、パルス信号Ｓ２０が“Ｌ”になる。 - 特許庁

In the control system 10, using a gas sensor element 11 of which the sensor resistance value Rs is changed by a change in the concentration of NOx gas, a pulse signal Sc where 0 V and +5 V appear alternately is inputted to a pulse input terminal 17.例文帳に追加

ＮＯｘガスの濃度変化によってセンサ抵抗値Ｒｓが変化するガスセンサ素子１１を用いた制御システム１０において、パルス入力端子１７に０Ｖと＋５Ｖと交互に現れるパルス信号Ｓｃが入力される。 - 特許庁

At least one of the pulses to be input to the CCD3, for example, either the RS pulse or CP pulse with the signal level fixed to High or Low is raised up to a certain interval immediately after the power-on, and after the offset voltage of the coupling capacitor drops and stays at a low volatge level, the pulse is raised.例文帳に追加

前記ＣＣＤ３に入力されるパルスのうち、少なくとも一つ例えばＲＳまたはＣＰのパルスを、電源投入直後のある期間まで、ＨｉｇｈまたはＬｏｗに固定して立ち上げ、前記結合コンデンサのオフセット電圧が低い電圧に落ちついた後、前記パルスを立ち上げる。 - 特許庁

When the rising edge of a digital signal A supplied to an input terminal A is detected, a rising edge detection circuit 101 outputs a pulse signal to the S terminal of an RS flip flop 103.例文帳に追加

立ち上がりエッジ検出回路１０１は、入力端子Ａに供給されたデジタル信号Ａの立ち上がりエッジが検出された時にパルス信号を、ＲＳフリップフロップ１０３のＳ端子に出力する。 - 特許庁

The sensor output value S (n) is changed with a change of a sensor resistance value Rs, and also with a change of a duty ratio DT of a pulse signal Sc inputting to the circuit 12.例文帳に追加

センサ出力値Ｓ（ｎ）は、センサ抵抗値Ｒｓの変化によって変化するほか、センサ抵抗値変換回路１２に入力するパルス信号Ｓｃのデューティ比ＤＴの変化によっても変化する。 - 特許庁

When the falling edge of a digital signal B supplied to an input terminal B is detected, a falling edge detection circuit 102 outputs the pulse signal to the R terminal of the RS flip flop 103.例文帳に追加

立ち下がりエッジ検出回路１０２は、入力端子Ｂに供給されたデジタル信号Ｂの立ち下がりエッジが検出された時にパルス信号を、ＲＳフリップフロップ１０３のＲ端子に出力する。 - 特許庁

Since a trigger pulse generating circuit 70 generates a trigger pulse using charging and discharging waveforms formed by the resistor RS and a capacitor CT and supply it to the comparator 122, the comparator 122 can output a reset signal in a stable manner even when a current flowing in the switching element Q2 is at a small light load mode.例文帳に追加

トリガパルス発生回路７０は、抵抗ＲＴとコンデンサＣＴとで形成される充放電波形を用いてトリガパルスを発生し、コンパレータ１２２へ供給するので、スイッチ素子Ｑ２に流れる電流が小さい軽負荷モード時でも、コンパレータ１２２は安定してリセット信号を出力できる。 - 特許庁

A trigger pulse generating circuit 70 generates a trigger pulse using charging and discharging waveforms formed by the resistor RS and a capacitor CT and supply it to the comparator 122, so that the comparator 122 can output a reset signal in a stable manner even when a current flowing in the switching element Q2 is at a small light load mode.例文帳に追加

トリガパルス発生回路７０は、抵抗ＲＴとコンデンサＣＴとで形成される充放電波形を用いてトリガパルスを発生し、コンパレータ１２２へ供給するので、スイッチ素子Ｑ２に流れる電流が小さい軽負荷モード時でも、コンパレータ１２２は安定してリセット信号を出力できる。 - 特許庁

While the gate line Gj is activated, a transistor 402 is turned on by the positive pulse of a reset signal RS and a capacitor C1 and a liquid crystal C2 of a liquid crystal display cell Mij are discharged through a brain line Di.例文帳に追加

ゲート線Ｇ_jが活性化している期間において、リセット信号ＲＳの正パルスによりトランジスタ４０２はＯＮし、ドレイン線Ｄ_iを介して液晶表示セルＭ_ijのキャパシタＣ１と液晶Ｃ２とが放電される。 - 特許庁

While the gate line G_j is activated, a transistor 402 is turned on by a positive pulse of a reset signal RS, and a capacitor C1 and a liquid crystal C2 of a liquid crystal display cell M_ij are discharged through a drain line D_i.例文帳に追加

ゲート線Ｇ_jが活性化している期間において、リセット信号ＲＳの正パルスによりトランジスタ４０２はＯＮし、ドレイン線Ｄ_iを介して液晶表示セルＭ_ijのキャパシタＣ１と液晶Ｃ２とが放電される。 - 特許庁

In the drive apparatus, in drive pulses supplied to a 3 line color CCD line sensor 100, among a plurality of drive pulses except an RS pulse and ϕ2B pulse which are drive pulses determining the phase of the output signal, arbitrary drive pulses, for example, transfer pulses ϕ1 and ϕ2 are set as pulses synchronized with a frequency-modulated clock.例文帳に追加

３ラインカラーＣＣＤラインセンサ１００に供給する駆動パルスのうち、出力信号位相を決定する駆動パルスであるＲＳパルス，φ２Ｂパルス以外の複数の駆動パルスの内、任意の駆動パルス例えば、転送パルスφ１，φ２を周波数変調されたクロックに同期したパルスとする。 - 特許庁

The present duty ratio DT of the pulse signal Sc is updated to an aimed duty ratio DT obtained by calculating all at once in a merging process when the sensor output value S (n) is a prejudiced value with the drift of the sensor resistance value Rs.例文帳に追加

センサ抵抗値Ｒｓのドリフトにより、センサ出力値が偏った値となると、合わせ込み処理において、パルス信号Ｓｃの現在のデューティ比ＤＴを、算出して得た狙いデューティ比ＤＴに一挙に更新する。 - 特許庁

When the changing amounts exceed the threshold, the CPU determines that the S/H timing is present in a sharply changing RS pulse noise section, and shifts the phase of the S/H timing to a direction advanced to the CCD output, and ends adjustment.例文帳に追加

変化量がしきい値を超えている場合は、変化の著しいＲＳパルスノイズ部にＳ／Ｈタイミングがあると判断し、Ｓ／ＨタイミングをＣＣＤ出力に対して進む方向へ位相をシフトさせ、調整を終了する。 - 特許庁

A power supply device 1 comprises a main switching element 101, a commutation switching element 102, an RS-flip flop 100a, a judging means 100b, an edge pulse generator 100c, a second prohibiting means 100d, and a reference voltage source 100e, or the like.例文帳に追加

電源装置１は主スイッチング素子１０１、転流用スイッチング素子１０２、ＲＳ−フリップフロップ１００ａ、判定手段１００ｂ、エッジパルス生成器１００ｃ、第２禁止手段１００ｄ及び基準電圧源１００ｅ等を備えている。 - 特許庁

When the capacitor C3 is charged by continuous charge pulses from a charge pulse generating circuit 24 until its voltage exceeds a threshold voltage of an inverter 27, an RS flip-flop 29 is set and outputs a signal for stopping a switching operation through an inverter 30.例文帳に追加

充電パルス生成回路２４からの連続した充電パルスにより、コンデンサＣ３がインバータ２７の閾値電圧を越えて充電された時に、ＲＳフリップフロップ２９がセットされ、インバータ３０を介してスイッチング動作の停止信号を出力する。 - 特許庁

To provide a sampling device which materializes fast readout and extend a readout period of an output voltage VS by setting the relationship of fϕ1=fϕ2=2×fRS=2×fCP when frequencies of pixel transferring clocks ϕ1 and ϕ2, a reset pulse RS, and a clamp pulse CP are fϕ1, fϕ2, fRS, and fCP, respectively, wherein an error is reduced in high resolution.例文帳に追加

画素転送用クロックφ１，φ２と、リセットパルスＲＳと、クランプパルスＣＰとの周波数を、それぞれｆφ１，ｆφ２；ｆＲＳ，ｆＣＰとするとき、ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係とすることで、高速読出しを実現しかつ出力電圧ＶＳの読出し期間を長くできるようにしたサンプリング装置において、高解像に誤差を低減する。 - 特許庁

Digital amplifiers 8 are arranged near front speakers FLS and FRS, and a rear speaker RS, respectively, and each of the digital amplifiers 8 is given a PCM(Pulse Code Modulation) digitized voice signal from a voicing control substrate.例文帳に追加

フロントスピーカＦＬＳ，ＦＲＳおよびリアスピーカＲＳのそれぞれ近傍にデジタルアンプ８が配置されていて、各デジタルアンプ８には、音声制御基板からＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）デジタル音声信号が与えられるようになっている。 - 特許庁

A state detection circuit 40 outputs a mode switching signal CS latching a lock detection signal S4 on the basis of the internal state signals RS, MS, clock signals RCK, MCK of a reference counter 22 and a main counter 24, and the pulse signals UP, DOWN of a phase comparator 23.例文帳に追加

状態検出回路４０は、リファレンスカウンタ２２，メインカウンタ２４の内部状態信号ＲＳ，ＭＳ、クロック信号ＲＣＫ，ＭＣＫ、及び位相比較器２３のパルス信号ＵＰ，ＤＯＷＮに基づいてロック検出信号Ｓ４をラッチしたモード切替信号ＣＳを出力する。 - 特許庁

The resistor R3 generates voltage corresponding to current ground at both edges, inverters Inv1 and 2 having different thresholds restore the positive and negative edges of a signal inputted at a low potential circuit, and by a pulse detection circuit 12a, an RS (reset-set) flip-flop 13, switching elements Q5 and 6 and resistors R13 and 14 the inputted signal is restored.例文帳に追加

抵抗Ｒ3は電流地に応じた電圧を両端に発生し、異なる閾値を有するインバータＩｎｖ１〜２によって、低電位の回路にて入力された信号の正負のエッジが復元され、パルス検出回路１２ａ、ＲＳ（Reset-Set）フリップフロップ１３、スイッチング素子Ｑ5〜6、抵抗Ｒ13〜14によって、入力された信号が復元される。 - 特許庁

An oscillator 15 generates a triangle wave S to be used for generating a pulse width modulation (PWM) signal for driving a switching device in the converters 11, 13, the triangle wave S is supplied to the converter 11 without changing its phases, and a triangle wave RS whose phases are inverted by a phase inverter 17 is supplied to the converter 13.例文帳に追加

発振器１５は、コンバータ１１，１３においてスイッチング素子を駆動するパルス幅変調（ＰＷＭ）信号を生成する際に使用する三角波Ｓを発生させ、コンパレータ１１には、三角波Ｓをそのまま供給し、コンバータ１３には、位相反転器１７にて位相を反転させた三角波ＲＳを供給する。 - 特許庁

A data transfer circuit for simultaneously transferring data D1-D4 outputted sequentially from a body 9 of the superconducting single magnetic flux quantum circuit to latch type drivers 12-1 to 12-4 is composed of a demultiplexer 10, RS flip-flops 11-1 to 11-4, an SFQ pulse multiplexing circuit 13, a clock generating source 14 and a clock generating circuit 15.例文帳に追加

デマルチプレクサ１０とＲＳフリップフロップ１１−１〜１１〜４とＳＦＱパルス合流回路１３とクロック発生源１４とクロック発生回路１５とで、超伝導単一磁束量子回路本体９から順に出力されるデータＤ１〜Ｄ４を同時にラッチ型ドライバ１２−１〜１２−４に転送するデータ転送回路を構成する。 - 特許庁

In the AC pulse arc welding method, the mean value of the welding current is set by the set welding current Is, the set feed speed Fsc is operated and automatically set based on a predetermined transformation function circuit FSC with the set welding current Is and the set electrode negative current ratio Rs as the inputs.例文帳に追加

本発明は、溶接電流の平均値を溶接電流設定値Ｉｓによって設定し、この溶接電流設定値Ｉｓ及び上記の電極マイナス電流比率設定値Ｒｓを入力として予め定めた変換関数回路ＦＳＣに基づいて送給速度設定値Ｆscを演算して自動設定する交流パルスアーク溶接方法である。 - 特許庁

The spectrophotometer cuts off reset control signals RS for closing a resetting switch 83 discharging the capacitor 83, clamp control signals CP, and trigger control signals TG every one pulse of the shift clock CK.Thus the spectrophotometer may current-add two pixel signals adjacent in a wavelength direction by the capacitor 82 to drop seemingly to a half of the wavelength resolution by A/D converting the added voltage signals.例文帳に追加

コンデンサ８２を放電させるリセット用スイッチ８３を閉成するリセット制御信号ＲＳ、クランプ制御信号ＣＰ及びトリガ制御信号ＴＧをシフトクロックＣＫの１パルス毎に欠損させることで、波長方向に隣接する２個の画素信号をコンデンサ８２で電流加算し、その加算された電圧信号をＡ／Ｄ変換することで見かけ上波長分解能を半分に落とすことができる。 - 特許庁