「redundancy bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a memory which can be saved with a redundancy bit even if there exist a plurality of defective memory cells connected to different bit lines.例文帳に追加

異なるビット線に接続された複数の不良メモリセルが存在する場合でも、冗長ビットで救済が可能なメモリを提供する。 - 特許庁

A redundancy determination section 118 determines redundancy in a plane at the boundary bit position B, and allows a block recoding section 122 to start encoding as a boundary bit position B-1, when the plane is redundant.例文帳に追加

冗長性判定部１１８は、境界ビット位置Ｂのプレーンの冗長性を判定し、冗長性ありと判断した場合、境界ビット位置Ｂ−１としてブロック再符号化部１２２に符号化を開始させる。 - 特許庁

To provide a dynamic type semiconductor memory device for increasing redundancy repair rate and reliability in redundancy repair with small layout area while preventing a defective standby current caused by short circuit of a bit line and a word line.例文帳に追加

ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁

A redundancy bit insertion unit 13 periodically inserts redundancy data with a predetermined data structure into the binarized data to generate two-dimensional code.例文帳に追加

冗長化ビット挿入部１３は、二値化されたデータに対し、所定のデータ構造の冗長化データを周期的に挿入して二次元コードを生成する。 - 特許庁

To provide a dynamic type semiconductor memory device which is small in layout area, high in redundancy relieving rate and can secure a redundancy relieving while devising measures for a standby current defect caused by a short circuit of a bit line and a word line.例文帳に追加

ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁

To provide a method of redundancy arithmetic operation, by which redundancy arithmetic operation can be performed efficiently in a short time even if a large amount of bit fail which does not reach line fail exist.例文帳に追加

ラインフェイルに至らない大量のビットフェイルが存在する場合であっても、リダンダンシ演算を効率良く短時間で行うことができるリダンダンシ演算方法等を提供する。 - 特許庁

A combination of longitudinal and vertical redundancy check allows the detection and correction of single bit errors. 例文帳に追加

水平および垂直の冗長検査を組み合わせることによって, 単一ビットの誤りを検出し, 訂正することができる. - コンピューター用語辞典

REDUNDANCY ADDRESS BIT PROGRAMMING CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE USING FERROELECTRIC CAPACITOR例文帳に追加

強誘電体キャパシタを用いた半導体メモリ装置のリダンダンシーアドレスビットプログラミング回路 - 特許庁

When necessary redundancy exists, the signature is approved, and the message is reconstructed from the restored bit string and the visible part.例文帳に追加

必要な冗長性が存在する場合には、署名が承認され、復元されたビットストリングと可視部分からメッセージが再構成される。 - 特許庁

To provide a redundancy address bit programming circuit for a semiconductor memory device which can speedily and easily repair a defective cell.例文帳に追加

迅速かつ容易に不良セルの修理のできる半導体メモリ装置のリダンダンシーアドレスビットプログラミング回路を提供する。 - 特許庁

When necessary redundancy exists, the signature is approved, and the message is reconstructed from the restored bit string and the visible part.例文帳に追加

必要な冗長性が存在する場合、署名が承認され、復元されたビットストリングと可視部分からメッセージが再構成される。 - 特許庁

Redundancy data showing the inversion are stored in the memory cells 1 (j,m) connected to a bit line BL(m).例文帳に追加

反転を示す冗長データがビット線ＢＬ（ｍ）に接続されたメモリセル１（ｊ、ｍ）に格納される。 - 特許庁

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB.例文帳に追加

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。 - 特許庁

The synchronization pattern is detected based on channel bit strings including redundancy which can be used for error correction.例文帳に追加

同期パターン検出ステップでは、誤り訂正に用いることが可能な冗長性を含むチャネルビット列に基づいて同期パターンが検出される。 - 特許庁

Even if we only know a single bit of redundancy in each block of plaintext, this is enough to cut the number of possible keys in half. 例文帳に追加

平文ブロックの中に、同じビットが1カ所繰り返し出てくるのがわかっただけでも、可能な鍵の数は半減する。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

An encoder 100 comprises a segmenter 110 for segmenting an input information word into a plurality of coded segments and an encoder core 120 for calculating a redundancy bit for a current segment using a redundancy bit of an earlier segment than the current segment in the order.例文帳に追加

符号器１００は、入力情報語を複数のセグメントに分割するセグメンタ１１０と、今次のセグメントより順序が１つ先行するセグメントの冗長ビットを用いて今次のセグメントの冗長ビットを計算する符号器コア１２０を備える。 - 特許庁

The look-up head DC controls section 3 forms the redundancy bit data word S3 which is finest for the data words to be currently encoded satisfying the run-length restraining conditions by referencing the plural data words outputted from the FIFO memory 2 and the reference redundancy bit data words.例文帳に追加

ルックアヘッドＤＣ制御部３は、ＦＩＦＯメモリ２から出力された複数のデータ語と基準の冗長ビットデータ語とを参照して、ラン・レングス・拘束条件を満たした、現在符号化すべきデータ語のための最良の冗長ビットデータ語Ｓ３を生成する。 - 特許庁

To provide a reliable semiconductor device having the function of replacing a defective bit with a redundancy bit and particularly having high resistance to electrification by cutting a fuse material, and to provide a method of manufacturing the same.例文帳に追加

本発明の目的は、フューズ材料を切断することで、不良ビットを冗長ビットに置き換える機能を有し、特に耐帯電性に優れ、信頼性の高い半導体装置およびその製造方法を提供することである。 - 特許庁

Thus, the triple redundancy error correcting circuit is obtained which has smaller circuit scale than before and can detect a bit error even if a plurality of bit errors occur in the same system.例文帳に追加

従来よりも回路規模を縮小し、かつ同一系統内で偶数個のビット誤りが発生した場合にもビット誤りの検出が行える３重冗長誤り訂正回路を得ることができる。 - 特許庁

To obtain a triple redundancy error correcting circuit which has smaller circuit scale than before and can detect a bit error even if a plurality of bit errors occur in the same system.例文帳に追加

従来よりも回路規模を縮小し、かつ同一系統内で偶数個のビット誤りが発生した場合にもビット誤りの検出が行える３重冗長誤り訂正回路を得る。 - 特許庁

The section 106 selects a symbol including an information bit or a redundancy bit corresponding to a part having low likelihood as a part to be retransmitted in accordance with part likelihood information.例文帳に追加

送信部分選択部１０６は、部分尤度情報に従って、尤度が低い部分に対応する情報ビットまたは冗長ビットを含むシンボルを再送する部分として選択する。 - 特許庁

While, the supply of a data write current ±Iw to a bit line BL or a sub bit line SBL of a selection row is started from the time t2 reflecting the result of redundancy determination.例文帳に追加

一方、選択列のビット線ＢＬまたはサブビット線ＳＢＬに対するデータ書込電流±Ｉｗの供給は、冗長判定結果を反映して時刻ｔ２より開始される。 - 特許庁

To detect a bit error in a reference history without adding redundancy bit to the reference history in a cache memory device of Nway set associative system.例文帳に追加

Ｎウェイ・セット・アソシアティブ方式のキャッシュメモリ装置において、参照履歴に冗長ビットを付加することなく、参照履歴のビットエラーを検出する。 - 特許庁

Thereby, a redundancy relief determination test using the internal power source is enabled, and by executing a test of same speed with the real operation using a BIST, internal power error between test time and real operation time is resolved, and highly accurate redundancy relief determination of a marginal bit is realized.例文帳に追加

これにより内部電源を用いた冗長救済判定テストが可能となり、かつＢＩＳＴを用いて実動作と同速のテストを実行することで、テスト時と実動作時の内部電圧誤差を解消し、マージナルビットの高精度冗長救済判定を実現する。 - 特許庁

When one redundancy version is selected from a plurality of redundancy versions, an interleaver 110 and a logical bit inverter 120 in a transmitter 100 rearrange transmission bits of a symbol on the basis of the selected redundancy version, and a mapper/modulator 130 modulates the symbol whose transmission bits are rearranged by using a prescribed signal constellation.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

A transmitter 100 reorders bits to be transmitted of a symbol on the basis of selected redundancy versions by an order converter 110 and a logical inverter 120 when one redundancy version among a plurality of redundancy versions is selected, the symbol in which the bit to be transmitted are reordered is modulated by using a prescribed signal constellation by a mapper/ modulator 130.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

The coder 14 selects the bit string resulting from storing and reading the received image data or a picture data bit string by one frame received from an input line 106, divides the selected bit string into prescribed lengths, generates picture packets each consisting of picture data and generated cyclic redundancy check CRC codes and controls the transmission of the packets.例文帳に追加

そこでは入力する画像データの記憶、読み出しのビット列か、入力106 から入力の１フレーム分の画像データビット列のいずれかを選択し、所定長に分割し、画像データと生成のCRC 符号との画像パケットを形成し、送信制御する。 - 特許庁

The color space scalable video coding and decoding includes the steps of: generating transform coefficients by removing the temporal redundancy and spatial redundancy of input video frames (a); quantizing the transform coefficients (b); generating a bit stream by entropy coding the quantized transform coefficients (c); and generating a color space scalable bit stream that includes the bit stream and position information of luminance data in the bit stream (d).例文帳に追加

（ａ）ビデオ入力フレームの時間的重複及び空間的重複を除去して変換係数を生成するステップ、（ｂ）変換係数を量子化するステップ、（ｃ）量子化された変換係数をエントロピー符号化してビットストリームを生成するステップ、及び（ｄ）ビットストリーム及びビットストリーム内の輝度データの位置情報を含む色空間スケーラブルビットストリームを生成するステップを含む色空間スケーラブルビデオコーディング方法。 - 特許庁

The switching circuit selects the redundancy bit line to which a corresponding spare ferroelectric cell is connected instead of a bit line to which the replaced ferroelectric cell is connected when the replaced ferroelectric cell in the main cell array is selected.例文帳に追加

上記切替回路は、メインセルアレイ中の置き換えた強誘電体セルが選択されたときに、この置き換えた強誘電体セルが接続されたビット線に代えて、対応するスペアの強誘電体セルが接続されたリダンダンシビット線を選択する。 - 特許庁

The bit array ADPCM-encoded by the primary encoder 11 is rearranged by the interleaver 12 to increase its redundancy and make the compressibility of the secondary encoder 13 higher, thereby performing conversion to a low bit rate while securing, for example, sound quality equivalent to a 5-bit quantization width.例文帳に追加

１次符号化器１１によってＡＤＰＣＭ符号化されたビット列を、インタリーバ１２によって並べ替えてその冗長度を高め、２次符号化器１３での圧縮率を上げることにより、例えば、量子化幅５ビット相当の音質を確保しつつ、低ビットレートに変換することが可能となる。 - 特許庁

UTF-8 means that ASCII and Latin characters are interchangeable with little increase in the size of the data, because only the first bit is used.Users of Eastern alphabets such as Japanese, who have been assigned a higherbyte range are unhappy, as this results in as much as a 50% redundancy in their data.例文帳に追加

日本語のような東洋の言語利用者はより多くのバイトを割り当てられ、あまり幸せではありません。 結果として、最大50%のデータ冗長性が発生するからです。 - Gentoo Linux

To provide a semiconductor device capable of preventing lowering of an access speed caused by a redundancy determination while reducing a precharge circuit in a memory cell array having a hierarchy bit line configuration.例文帳に追加

階層化ビット線構成を有するメモリセルアレイにおいてプリチャージ回路を削減しつつ冗長判定に伴うアクセス速度の低下を防止し得る半導体装置を提供する。 - 特許庁

Each of program units PU0-PU2 arranged being adjacent to a memory cell array 10 stores every one bit of redundancy information required for replacement relieving.例文帳に追加

メモリアレイ１０に隣接して配置されたプログラムユニットＰＵ０〜ＰＵ２の各々は、置換救済に必要な冗長情報の１ビットずつを記憶する。 - 特許庁

The error detection processing part reads the entry data and executes the error detection and correction processing of the retrieval object data of the entry data based on the redundancy bit of the entry data.例文帳に追加

エラー検出処理部は、エントリデータを読み出し、エントリデータの冗長ビットに基づいて、エントリデータの検索対象データの誤りの検出訂正処理を実行する。 - 特許庁

The system may generate an error bit checksum (such as a cyclic redundancy code or CRC) to cover the data bits and the data mask bits.例文帳に追加

システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。 - 特許庁

To provide a method and device for performing a cyclic redundancy check (CRC) operation on a data block by using a plurality of different n-bit polynomials.例文帳に追加

別々の複数のｎビットの多項式を使用してデータ・ブロックに対して巡回冗長度検査（ＣＲＣ）演算を行うための方法及び装置を提供する。 - 特許庁

To enable realizing block erasure by cutting off a memory cell current of a defective bit line after redundancy replacing and suppressing reduction of a source line potential in block erasure.例文帳に追加

冗長置き換え後の不良ビット線下のメモリセル電流をカットオフすることにより、ブロック消去時のソース線電位の低下を抑制し、ブロック消去を実現可能とする。 - 特許庁

A 2nd fusing circuit is composed of the flash cells sharing the bit line, and changes an address of a defective cell to that of a redundancy cell.例文帳に追加

第２ヒュージング回路は、ビットラインを共有してフラッシュセルで構成され、欠陥セルのアドレスをリダンダンシセルのアドレスに変更させる。 - 特許庁

At a redundancy memory cell part 1, a plurality of word lines 12r are provided with a constant interval br1, while a plurality of bit lines 13r are provided with a constant interval ar1.例文帳に追加

リダンダンシメモリセル部１には、複数本のワード線１２ｒが等間隔ｂｒ１で配置され、複数本のビット線１３ｒが等間隔ａｒ１で配置されている。 - 特許庁

To relieve the marginal defective cell of one bit generated in a plurality of memory cells for one unit by using an ECC circuit without using a redundancy circuit.例文帳に追加

１単位分の複数個のメモリセル中に発生する１ビットのマージン性の不良セルを冗長回路を用いずにＥＣＣ回路を用いて救済する。 - 特許庁

To provide a column repair circuit and its repair method of a nonvolatile ferroelectric memory device in which redundancy is easily changed or added any time without performing a fail bit analysis and fuse cut off process.例文帳に追加

本発明は、欠陥ビット分析ヒューズ切断プロセスを経ることなくいつでも冗長を変えたり追加したりし易い不揮発性強誘電体メモリ装置の列修理回路及びその修理方法を提供する。 - 特許庁

To provide a semiconductor memory device provided with a redundant circuit which can relieve two continuous bit lines in shift redundancy of one shift system without causing increase of chip area and deterioration of performance.例文帳に追加

チップ面積の増大及び性能の劣化を伴わずに、１本シフト方式のシフトリダンダンシで、連続した２本のビット線を救済し得る冗長回路を備えた半導体記憶装置を提供する。 - 特許庁

The encoder mapping section 4 encodes the data word S1 to be currently encoded by using the formed finest redundancy bit data word S3 and forms a modulation signal MD.例文帳に追加

符号化器マッピング部４は、生成された最良の冗長ビットデータ語Ｓ３を用いて現在符号化すべきデータ語Ｓ１を符号化して変調信号ＭＤを生成する。 - 特許庁

A deinterleaver 204 deinterleaves the information -L1, and an SISO decoder 205 and a subtracter 206 performs the SISO decoding operations by means of the signal X, a receiving signal Y1 of the redundant bit obtained by coding the transmitting information and the deinterleaved redundancy information L1 to output the decoding information and to calculate the redundancy information L2.例文帳に追加

デインターリーバ２０４にて尤度情報~Ｌ１をデインタリーブし、ＳＩＳＯ復号器２０５及び減算器２０６にて、受信信号Ｘ、伝送情報を符号化した冗長ビットの受信信号Ｙ１及びデインタリーブ後の尤度情報Ｌ１とを用いて軟入力／軟出力復号を行い復号情報を出力し、尤度情報Ｌ２を算出する。 - 特許庁

User equipment (UE) receives a first wireless signal of a high speed shared control channel (HS-SCCH), containing: an N-bit field containing an N-bit cyclic redundancy check (CRC) modulo 2 combined with an N-bit UE identity; and information indicating at least one high speed downlink shared channel (step 4).例文帳に追加

２を法としてＮビットのＵＥ識別に加算されたＮビットの巡回冗長チェック（ＣＲＣ）を含んでいるＮビットフィールド及び少なくとも一つの高速ダウンリンク共有チャンネルを示す情報を含んでいる高速共有制御チャンネルの無線信号をユーザ装置（ＵＥ）により受信する（ステップ４）。 - 特許庁