「semiconductor array」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

On a TFT array substrate 10, a projection 42a is formed in an island shape covering a semiconductor layer 1a.例文帳に追加

凸部４２ａは、ＴＦＴアレイ基板１０上において、半導体層１ａを覆うように島状に形成されている。 - 特許庁

The image sensor has a main pixel array area of an active pixel area formed on a semiconductor substrate.例文帳に追加

本発明のイメージセンサは半導体基板上に形成された活性画素アレイ領域のメイン画素アレイ領域を備えている。 - 特許庁

The nonvolatile semiconductor memory unit comprises a cell array and control block including many voltage control circuits.例文帳に追加

本発明の不揮発性半導体メモリ装置は、セルアレイ、および多数の電圧制御回路を含む電圧制御ブロックを備える。 - 特許庁

To provide a semiconductor memory capable of accessing data in a memory cell array at a high speed in synchronization with an external system clock.例文帳に追加

外部システムクロックに同期して、メモリセルアレイ内のデータを高速にアクセスすることができる半導体メモリを提供する。 - 特許庁

BALL GRID ARRAY (BGA) PACKAGE HAVING SEMICONDUCTOR CHIP FORMED WITH METAL PATTERN FOR EDGE-BONDING PAD, AND MANUFACTURING METHOD THEREOF例文帳に追加

エッジボンディング用金属パターンが形成された半導体チップ付きボールグリッドアレイ（ＢＧＡ）パッケージ及びその作製方法 - 特許庁

In one embodiment, the array comprises tunnel junction MRAM cells integrated in the semiconductor chip provided with a current source.例文帳に追加

一実施例では、アレイは、電流源を備えた半導体チップ内に集積されたトンネル接合ＭＲＡＭセルを含む。 - 特許庁

Many switching elements 103 are formed in a matrix shape by using low-temperature polysilicon in a semiconductor layer on an array substrate.例文帳に追加

アレイ基板上の半導体層に、低温ポリシリコンを用いて多数のスイッチング素子１０３をマトリックス状に形成する。 - 特許庁

This semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements 1 are arrayed, and a write state machine 32.例文帳に追加

半導体記憶装置は、複数のメモリ素子１を配列したメモリセルアレイ２１と、ライトステートマシーン３２とを備える。 - 特許庁

A redundant memory cell array that stores the number of times that defects are repaired is provided in a spare memory in a semiconductor memory device.例文帳に追加

半導体記憶装置におけるスペアメモリ内に、不良救済回数を記憶する冗長メモリセルアレイを設ける。 - 特許庁

To prevent an active element array and a semiconductor layer from deteriorating in performance caused in a manufacturing process for a two-dimensional image detector.例文帳に追加

二次元画像検出器の製造工程において、アクティブ素子アレイや半導体層の性能が劣化することを避ける。 - 特許庁

To provide: a thin film transistor array of which source electrode and drain electrode are manufactured uniformly and efficiently and which does not decrease the semiconductor property of a thin film transistor; and a method of manufacturing the thin film transistor array.例文帳に追加

ソース電極とドレイン電極を均一且つ効率的に製造でき、薄膜トランジスタの半導体特性を低下させない薄膜トランジスタアレイ及びその製造方法を提供する。 - 特許庁

Thus, the semiconductor memory device, in which a mixture of a DRAM memory cell array and a nonvolatile RRAM memory cell array are installed commparatively and the area can optionally be set after manufacturing, is obtained.例文帳に追加

これにより、ＤＲＡＭメモリセルアレイと不揮発性のＲＲＡＭメモリセルアレイを混載し、製造後に任意に領域を設定可能な半導体記憶装置を実現することができる。 - 特許庁

When returning from the power-down mode to the normal operation mode, the semiconductor storage device sequentially precharges only the bit lines BL and /BL of a memory cell array block 11 to be accessed out of the plurality of memory cell array blocks.例文帳に追加

パワーダウンモードから通常動作モードへの復帰時には、複数のメモリセルアレイブロックのうち、アクセスされるメモリセルアレイブロック１１のビットラインＢＬ，／ＢＬのみを順次プリチャージする。 - 特許庁

In an LED array 100, light emitting parts 110 are formed into a linear array at approximately equal spacings on a semiconductor layer 104 formed on a high-resistance substrate 102.例文帳に追加

ＬＥＤアレイ１００において，高抵抗基板１０２上に形成された半導体層１０４には，発光部１１０が略等間隔で１次元的に列をなすように形成されている。 - 特許庁

To provide a method of manufacturing a thin film transistor array that can form a semiconductor film precisely at a predetermined position to suitable film thickness and has excellent productivity, and to provide the thin film transistor array.例文帳に追加

半導体膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイを提供する。 - 特許庁

In a semiconductor memory device having plural memory cell blocks (BLK0-BLK3), each of the memory cell blocks is provided with a regular memory cell array 1, a redundant memory cell array 2 and a column decoder 8.例文帳に追加

複数のメモリセルブロック（ＢＬＫ０〜ＢＬＫ３）を有する半導体メモリ装置であって、各メモリセルブロックはレギュラーメモリセルアレイ１と、冗長メモリセルアレイ２と、カラムデコーダ８とを有する。 - 特許庁

To provide a nonvolatile semiconductor device for executing an operation test of a memory cell array by using test data which has been stored in a ROM-FUSE area in the memory cell array.例文帳に追加

メモリセルアレイ内のＲＯＭ−ＦＵＳＥ領域にテストデータを記憶しておき、このテストデータを用いてメモリセルアレイの動作テストを実行する不揮発性半導体記憶装置を提供する。 - 特許庁

In this nonvolatile semiconductor memory, a memory array which includes memory mats 10 to 60 is arranged into a U-shaped form and a logic circuit 92 and an analog circuit 91 are arranged in a space area where the memory array is not arranged.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

To provide a semiconductor laser module in which an aligning work for an optical fiber array is remarkably reduced, the manufacturing is easy and the optical fiber array is accurately aligned.例文帳に追加

本発明は、光ファイバアレイの調心に係る作業が大幅に低減でき、容易に製造でき、かつ光ファイバアレイが精度良く調心された半導体レーザモジュールを提供する。 - 特許庁

The laser array hologram or a semiconductor laser array variable oscillation hologram is shown in Japanese Patent Application No.10-74778 (applied by the inventor of the present invention).例文帳に追加

レーザー・アレイ・ホログラム、すなわち、この半導体レーザーアレイ可変発振ホログラムは日本特許出願番号平成１０年特許願第７４７７８号（本発明者による発明）にあるものである。 - 特許庁

A plurality of vias ZB are provided which extend in the lamination direction of the cell array layer for individually connecting the first or second wiring of each cell array layer MA to the semiconductor substrate 51.例文帳に追加

各セルアレイ層ＭＡの第１又は第２の配線と半導体基板５１とをそれぞれ個別に接続するセルアレイ層の積層方向に延びる複数のビアＺＢを有する。 - 特許庁

To miniaturize a ball grid array applicable even when a single semiconductor chip is mounted on an interposer by decreasing the number of ball terminals for connecting the ball grid array.例文帳に追加

インターポーザに単一の半導体チップが搭載される場合でも適用可能であって、ボールグリッドアレイの接続のためのボール端子の数を減少させて、ボールグリッドアレイの小型化を図ること。 - 特許庁

The data stored in the one sub-array SARY are thereby transferred to the other sub-array SARY, without outputting the data to a bus connected to a semiconductor memory MEM.例文帳に追加

これにより、半導体メモリＭＥＭが接続されているバスにデータを出力することなく、サブアレイＳＡＲＹの１つに記憶されているデータを、他のサブアレイＳＡＲＹに転送できる。 - 特許庁

The semiconductor layer (30a) is formed, such that its width along the substrate surface of the TFT array substrate (10) is larger than the thickness along the thickness direction of the TFT array substrate (10).例文帳に追加

半導体層（３０ａ）は、ＴＦＴアレイ基板（１０）の厚み方向に沿った厚みよりＴＦＴアレイ基板（１０）の基板面に沿った幅が大きくなるように形成されている。 - 特許庁

The nonvolatile semiconductor memory includes: a memory cell array 10 having a plurality of memory cells including electrically programmable anti-fuse elements; and a control circuit 20 for controlling the memory cell array.例文帳に追加

不揮発性半導体記憶装置は、電気的にプログラム可能なアンチフューズ素子を含む複数のメモリセルを有するメモリセルアレイ１０と、メモリセルアレイを制御する制御回路２０とを備える。 - 特許庁

To provide a semiconductor laser beam machining device which has an asymmetrical laser beam characteristics and condenses a laser beam emitted from a semiconductor laser beam array stack into a fine symmetrical spot.例文帳に追加

非対称なレーザービーム特性を持つ、半導体レーザーアレイスタックからでるレーザービームを、対称的な微小スポットに集光する半導体レーザー加工装置を提供する。 - 特許庁

To provide a semiconductor light-emitting element capable of forming a wavelength conversion structure, having a large Stokes shift in a chip, in a simple method, and to provide an array of the semiconductor light-emitting elements.例文帳に追加

ストークシフトの大きな波長変換構造を簡易な方法でチップ内に設けることの可能な半導体発光素子および半導体発光素子アレイを提供する。 - 特許庁

The light-emitting diode comprises: a substrate; a first semiconductor layer; a second semiconductor layer; an active layer; a first electrode; a second electrode; and a three-dimensional nanostructure array.例文帳に追加

本発明の発光ダイオードは、基板と、第一半導体層と、第二半導体層と、活性層と、第一電極と、第二電極と、三次元ナノ構造体アレイと、を含む。 - 特許庁

To provide a semiconductor laser element and a semiconductor laser element array which can reduce a difference in width between a reflecting end side and a light exit end side of a waveguide of a flare structure.例文帳に追加

フレア構造における導波路の反射端側の幅と出射端側の幅との差を緩和できる半導体レーザ素子及び半導体レーザ素子アレイを提供する。 - 特許庁

SEMICONDUCTOR DISTRIBUTION BRAGG REFLECTOR, SURFACE- EMITTING SEMICONDUCTOR LASER ELEMENT, SURFACE-EMITTING LASER ARRAY, SURFACE-EMITTING LASER MODULE, OPTICAL INTERCONNECTION SYSTEM, AND OPTICAL COMMUNICATION SYSTEM例文帳に追加

半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム - 特許庁

In the nitride semiconductor laser array, n-type layers composed of a nitride semiconductor and containing n-type contact layers, active layers, and p-type layers containing p-type contact layer are successively formed.例文帳に追加

窒化物半導体からなる、ｎ型コンタクト層を含むｎ型層と、活性層と、ｐ型コンタクト層を含むｐ型層と、が順に含まれた窒化物半導体レーザアレイである。 - 特許庁

To provide a conveying carrier tool for a semiconductor device testing device loadable with a plurality of kinds of BGA (Ball Grid Array) type semiconductor devices, though having a simple constitution.例文帳に追加

簡易な構成でありながら、複数の品種のＢＧＡ型半導体装置を搭載することが可能な半導体装置試験装置用搬送キャリア冶具を提供する。 - 特許庁

To provide a semiconductor device in which warpage of a tape caused in mounting is suppressed, in a low-cost structure to prevent mounting failures of an array electrode of a semiconductor package using the tape.例文帳に追加

安価な構造で実装に関るテープの反りを抑え、テープを用いたアレイ電極タイプの半導体パッケージの実装不良を防止する半導体装置を提供する。 - 特許庁

To provide a substrate for mounting a semiconductor, a semiconductor device, and a process for fabricating excellent in a gate break nature, preventing the occurrence of a void, and suitable for multi-array formation.例文帳に追加

ゲートブレーク性に優れ、ボイドの発生の防止、かつマルチアレイ化に適した半導体搭載用基板と半導体装置および製造方法を提供することを目的とする。 - 特許庁

To provide a ball grid array (BGA) semiconductor device which can be mounted, without faulty electrical connections, even if warpage of package occurs, and to provide a technology which allows visual inspection of the mounting of the BGA semiconductor device.例文帳に追加

パッケージの反りが生じても電気的接続不良のない実装及びＢＧＡ半導体装置の実装概外観検査が可能な技術を提供する。 - 特許庁

N-TYPE SEMICONDUCTOR DISTRIBUTED BRAGG REFLECTOR, PLANE EMISSION SEMICONDUCTOR LASER DEVICE, PLANE EMISSION LASER ARRAY, PLANE EMISSION LASER MODULE OPTICAL INTERCONNECTION SYSTEM, AND OPTICAL COMMUNICATION SYSTEM例文帳に追加

ｎ型半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム - 特許庁

This device comprises: a semiconductor memory circuit including a memory cell array wherein normal cells are integrated; and the fuse circuit wherein fuse cells 1 storing the operating information of the semiconductor memory circuit are integrated.例文帳に追加

ノーマルセルが集積されるメモリセルアレイを含む半導体メモリ回路と、半導体メモリ回路の動作情報を記憶するフューズセル１が集積されるフューズ回路とを有する。 - 特許庁

To make satisfactory the electric connectivity between a conductive terminal for external connection and the wiring of a semiconductor device for improving the reliability in a BGA (ball grid array) type semiconductor device.例文帳に追加

ＢＧＡ型の半導体装置において、外部接続用の導電端子と半導体装置の配線との電気的接続性を良好にし、その信頼性を向上する。 - 特許庁

SURFACE EMITTING SEMICONDUCTOR LASER WAFER, PRODUCTION METHOD THEREOF, SEMICONDUCTOR LASER ARRAY PRODUCED USING THE SAME, AND PRODUCTION METHOD THEREOF例文帳に追加

面発光型半導体レーザウェハ、それを用いて作製した半導体レーザアレイ、その面発光型半導体レーザウェハの製造方法およびその半導体レーザアレイの製造方法 - 特許庁

To reduce the cell size of the base cell of a semiconductor integrated circuit device while improving the degree of freedom in circuit designing in the case of using a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型の半導体集積回路装置を使用する場合の回路設計の自由度を高くしながら、半導体集積回路装置のベースセルのセルサイズを小さくする。 - 特許庁

SURFACE EMITTING SEMICONDUCTOR LASER ELEMENT, ITS MANUFACTURING METHOD, SURFACE EMITTING SEMICONDUCTOR LASER ARRAY, LIGHT TRANSMITTING MODULE, LIGHT TRANSMITTING AND RECEIVING MODULE AND OPTICAL COMMUNICATION SYSTEM例文帳に追加

面発光型半導体レーザ素子およびその製造方法および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム - 特許庁

SEMICONDUCTOR LASER ELEMENT, ITS MANUFACTURING METHOD, SEMICONDUCTOR LASER ARRAY, OPTICAL COMMUNICATION SYSTEM, OPTICAL INTERCONNECTION SYSTEM, OPTICAL PICKUP SYSTEM, AND ELECTROPHOTOGRAPHIC SYSTEM例文帳に追加

半導体レーザ素子およびその作製方法および半導体レーザアレイおよび光通信システムおよび光インターコネクションシステムおよび光ピックアップシステムおよび電子写真システム - 特許庁

METHOD OF IMPROVING PERFORMANCE OF COMPOUND SEMICONDUCTOR, LIGHT EMITTING DEVICE, LIGHT EMITTING DIODE ARRAY, AND METHOD OF MANUFACTURING THE SAME COMPOUND SEMICONDUCTOR WITH IMPROVED ACTIVITY例文帳に追加

化合物半導体、発光素子及び発光ダイオードアレイの性能向上方法及び活性の向上した化合物半導体、発光素子及び発光ダイオードアレイの製造方法 - 特許庁

The semiconductor laser array 40 is a two-dimensional array comprising an array body 22, an annular heat conductive part 42 which is provided along the periphery of the body and thermally uniformly connected to the side of the array body, and an Si heat sink 44 which is thermally connected to the array body and the heat conductive part and has a larger outline shape than those of the array body and the heat conductive part.例文帳に追加

本半導体レーザアレー４０は、二次元アレーであって、アレー本体２２と、アレー本体の周囲に沿って設けられ、アレー本体の側面に熱的に一様に接続されている環状の熱伝導部４２と、アレー本体及び環状の熱伝導部に熱的に接続され、かつアレー本体及び環状の熱伝導部の外周輪郭より大きな外周輪郭のＳｉ製のヒートシンク４４を備えている。 - 特許庁

For the organic EL display device, a pixel array 2 constituted of organic EL elements is formed on a semiconductor substrate 1, and a driving integrated circuits 3, driving the organic EL elements, are formed to the periphery of the pixel array 2 of the semiconductor substrate 1, and the pixel array 1 and the driving integrated circuits 3 are integrated.例文帳に追加

この発明の有機ＥＬディスプレイ装置は、半導体基板１上に有機ＥＬ素子で構成された画素アレイ２が設けられ、半導体基板１の画素アレイ２の周辺部には、有機ＥＬ素子を駆動する駆動集積回路３が形成され、画素アレイ１と駆動集積回路３が一体化されている。 - 特許庁