「semiconductor testing」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To provide a semiconductor testing system capable of simply updating a test program in accordance with an update request from a test board side.例文帳に追加

試験ボード側からの更新要求に応じて簡単に試験プログラムを更新することができる半導体試験システムを提供する。 - 特許庁

To provide an electronic equipment capable of exactly testing an open or a short-circuit test between semiconductor devices without increasing a circuit area.例文帳に追加

回路面積を増大させることなく、確実な半導体装置間のオープン・ショート試験を行うことが可能な電子機器を提供する。 - 特許庁

To provide a device for testing semiconductor, capable of performing accurate measurement by executing relay-off operation with appropriate waiting time, after switching off the power.例文帳に追加

パワーオフ後に適切な待ち時間でリレーオフ動作を実行することにより、正確な測定が可能な半導体試験装置を提供する。 - 特許庁

To provide a semiconductor memory device capable of confirming a high-speed testing characteristics by receiving a low-speed clock.例文帳に追加

本発明は、低速クロックを受信して高速のテスト特性を確認することができる半導体メモリ装置を提供することにある。 - 特許庁

To realize a semiconductor memory element capable of analyzing its malfunction in a fast actual operation state even by using a simple testing system.例文帳に追加

簡単なテストシステムを用いても、高速に実動作状態中の誤動作解析が可能な半導体記憶素子の実現を課題とする。 - 特許庁

To provide a semiconductor test system capable of testing even in the case that the number of data input/output pads (or pins) of semiconductor chip to be tested is larger than the number of data input/output pins of tester of the semiconductor test system, and test method.例文帳に追加

半導体テストシステムのテスターのデータ入出力ピンの数よりもテストすべき半導体チップのデータ入出力パッド（または、ピン）の数が多い場合にもテストが可能な半導体テストシステム及びテスト方法を提供する。 - 特許庁

In the semiconductor device, among a plurality of electrode pads disposed on a surface of the semiconductor chip, a plurality of testing pads are set-disposed in a predetermined region on the surface of the semiconductor chip to reduce an inspection region.例文帳に追加

半導体装置において、半導体チップの表面に配置されている複数の電極パッドのうち、複数のテスト用パッドを上記半導体チップの表面の所定領域に集合して配置し、検査領域を小さくする。 - 特許庁

To enable an automatic test of a semiconductor device by connecting a controller for performing conveyance control of a semiconductor device to be tested and sequence control according to a predetermined test procedure to a semiconductor testing apparatus through a simple interface.例文帳に追加

被試験対象の半導体デバイスの搬送制御と所定試験手順に従ったシーケンス制御とを行うコントローラを、半導体試験装置に簡易なインターフェイスで接続し、半導体デバイスの自動試験を行えるようにする。 - 特許庁

To provide a semiconductor-testing apparatus for efficiently and easily increasing the number of devices to be tested simultaneously corresponding to the bit configuration of the I/O pin of the device to be tested when simultaneously testing the plurality of devices to be tested.例文帳に追加

本発明は、複数の被試験デバイスを同時試験する場合に、被試験デバイスのＩ／Ｏピンのビット構成に対応して同時試験個数を効率よく容易に増加できる半導体試験装置を提供する。 - 特許庁

To provide a semiconductor device capable of observing the internal signal in a substantially actual state, and moreover capable of grasping the difference of quality of the signal wave shapes caused by different testing environments or testing devices.例文帳に追加

内部信号を実際の波形状態に近い状態で観測することができ、しかも、試験環境や試験装置の違いによる信号波形の品質の違いをも把握することができる半導体装置を提供する。 - 特許庁

To provide a testing socket used for measuring electrical characteristics of a semiconductor device and capable of further preventing a solder attachment from being attached thereto; and to provide a further simple manufacturing method of a contact terminal of a testing socket.例文帳に追加

半導体装置の電気的諸特性の測定を行うテスト用ソケットであって、ハンダ凝着物がより付着しにくいもの、および、より簡易なテスト用ソケットの接触端子の製造方法を提供する。 - 特許庁

To provide a direct-current testing device capable of measuring highly accurately at high speed, a current changing rate or a ripple component without great cost increase, and a semiconductor testing device equipped with the device.例文帳に追加

大幅なコスト上昇を招かずに電流変化率やリップル成分を高精度且つ高速に測定することとができる直流試験装置、及び当該装置を備える半導体試験装置を提供する。 - 特許庁

To provide a thermostatic device for testing where a sample placement section is deflected less even if temperature is adjusted to an extremely low temperature or a high temperature by improving the thermostatic device for testing used for the performance test or the like of a semiconductor wafer.例文帳に追加

半導体ウエハの性能試験等に使用される試験用恒温装置を改良し、極低温や高温に温度調節しても試料配置部の撓みが少ない試験用恒温装置を提供する。 - 特許庁

To provide a semiconductor testing apparatus which can perform a test with high precision, without causing decreases in testing accuracy, even when performing a test of a DUT having different clock delays for each application of a test signal.例文帳に追加

試験信号を印加する度にクロック遅延が異なるＤＵＴを試験する場合であっても、試験精度の低下を招くことなく高い精度で試験を行うことができる半導体試験装置を提供する。 - 特許庁

To output required analogue characteristics for testing without supplying a control signal for the analogue characteristics from outside, at testing of a semiconductor integrated circuit wherein the analogue characteristics is controlled by an external control signal.例文帳に追加

外部制御信号によりアナログ特性を制御する半導体集積回路の試験時に外部からアナログ特性の制御用信号を供給することなく所要の試験用のアナログ特性の出力を可能とする。 - 特許庁

To provide a semiconductor integrated circuit testing apparatus and a method, capable of acquiring digital waveform data wherein the position on the time base is accurate, when testing a test object device for outputting analog signal.例文帳に追加

アナログ信号を出力する被試験対象デバイスを試験する場合において、時間軸上の位置が正確なデジタル波形データを得ることのできる半導体集積回路試験装置及び方法を提供する。 - 特許庁

A quality judging specification result for the avalanche proof level test of the testing objective semiconductor element on a wafer carried out using the determined specification value as the specification value for the avalanche proof level test is made to serve as a quality judged result in the avalanche proof level test of the testing objective semiconductor element.例文帳に追加

決定された規格値をアバランシェ耐量試験の合否判断の規格値として行ったウエーハ上の試験対象半導体素子のアバランシェ耐量試験の合否判断結果を、その試験対象半導体素子のＲＢＳＯＡ耐量の試験での合否判断結果とする。 - 特許庁

To provide semiconductor device testing equipment capable of supporting even a thin wafer without flexural deformation thereof, and which eliminates the need for moving a probe needle in contact with a back surface electrode of the wafer even when a semiconductor element to be tested is shifted; a testing method using the same; and a coaxial probe needle unit used for the same.例文帳に追加

薄いウエハでも撓みなく支持でき、測定される半導体素子が切り替わった場合でも、ウエハの裏面電極と接触するプローブ針を移動させる必要のない半導体測定装置及び測定方法並びに同軸プローブ針ユニットを提供すること。 - 特許庁

A maintenance information providing server 12 is connected to a network N, and provides maintenance information acquired by correlating information on a past defect generation spot of the semiconductor integrated circuit testing device with a diagnosis result of a self-diagnosis program function provided in the semiconductor integrated circuit testing device.例文帳に追加

メンテナンス情報提供サーバ１２は、ネットワークＮに接続され、半導体集積回路試験装置の過去の不良発生箇所に関する情報と、半導体集積回路試験装置に設けられた自己診断プログラム機能の診断結果とを対応付けたメンテナンス情報を提供する。 - 特許庁

To provide an inexpensive semiconductor testing device which saves a test pattern storage memory by generating a fast clock while generating a test pattern in slow test cycles and is further slow and small in the storage capacity of a test pattern storage circuit, and a semiconductor testing method using the device.例文帳に追加

低速なテスト周期でテストパターンを作成しながら高速なクロックを発生させることでテストパターン格納メモリの節約を実現し、さらに低速かつテストパターン記憶回路の記憶容量が少ない安価な半導体試験装置及びその装置を用いた半導体試験方法を提供する。 - 特許庁

To shorten the time required in testing the determination of a semiconductor device testing apparatus, capable of performing capacity evaluation test for detecting specific relation of phase difference, between a clock and data in a semiconductor device which outputs clock synchronized with data.例文帳に追加

データに同期してクロックを出力する半導体デバイスにおいて、クロックとデータの位相差が特定の関係にあることを検出する性能評価試験を実行することができる半導体デバイス試験装置において、この判定を行う試験に要する時間を短縮する。 - 特許庁

The test device 1 of the semiconductor integrated circuit 10 testing the semiconductor integrated circuit 10 by applying a voltage to a semiconductor element of the semiconductor integrated circuit 10 includes a voltage application part 2, a breakdown detection part 3, and a test voltage determination part 4.例文帳に追加

半導体集積回路１０の試験装置１は、半導体集積回路１０の半導体素子に電圧を印加することによって半導体集積回路１０を試験するものであり、電圧印加部２、ブレークダウン検出部３及び試験電圧決定部４を備えている。 - 特許庁

To prevent damage to semiconductor elements and socket, by pressing leads and balls of the semiconductor elements to the connecting pins of the socket at a fixed depth, without changing carriers, even if the thickness of the semiconductor element is varied, and to provide a socket assembly for a semiconductor element test capable of improving the testing reliability.例文帳に追加

半導体素子の厚さが変わってもキャリア等を交替せず、半導体素子のリード又はボールをソケットの接続ピンに一定の深さで押圧して、半導体素子及びソケットの損傷を防止し、テスト信頼性を向上させる半導体素子テスト用のソケットアセンブリを提供する。 - 特許庁

To provide a semiconductor device which can reduce a testing cost by carrying out a current leak test while constricting the number of input/output pads.例文帳に追加

入出力パッドの数を圧縮しながら、電流リーク試験を行って、試験コストの低減を図り得る半導体装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of testing a high-speed memory at a real operation speed even when the operational speed of a BIST circuit is restricted.例文帳に追加

ＢＩＳＴ回路の動作速度を抑えても実動作速度で高速メモリのテストを実施できる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor testing device capable of detecting whether a block failure has occurred or not prior to the implementation of a burn-in test.例文帳に追加

バーンイン試験を実施する前に、ブロック不良が発生しているか否かを検知することができる半導体試験装置を提供すること。 - 特許庁

To provide a test method of a semiconductor device capable of testing an analog element highly accurately by using a digital tester having wide versatility.例文帳に追加

汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる半導体装置の試験方法を提供する。 - 特許庁

To provide a semiconductor device, with which a CSP having no built-in interposer can be made into a MCP, and also to provide methods of manufacturing and testing the same.例文帳に追加

インターポーザーを内蔵しないＣＳＰにおいてＭＣＰ化が可能な半導体装置，その製造方法，その試験方法を提供すること。 - 特許庁

To realize testing easily by suppressing increment of circuit elements about a test function to the minimum in a semiconductor apparatus especially including a phase transition material.例文帳に追加

特に相変化材料を含む半導体装置において、テスト機能に関する回路素子増加を最小に抑え、テストの容易化を実現する。 - 特許庁

To enable a testing circuit of a semiconductor integrated circuit using a plurality of clock domains for optionally set the timing-applying double clocks.例文帳に追加

複数のクロックドメインを用いる半導体集積回路のテスト回路において、ダブルクロックを印加するタイミングを任意に設定することを可能にする。 - 特許庁

To provide a semiconductor integrated circuit capable of testing a squelch circuit at a higher speed using a DC voltage by a low-speed tester.例文帳に追加

低速テスターによる直流電圧を用いてスケルチ回路をより高速テストをすることが可能な半導体集積回路を提供する。 - 特許庁

To provide a test method and a test system of a semiconductor integrated circuit capable of easily testing contact between a test probe and a pad.例文帳に追加

テスト用のプローブとパッドとの接触を容易にテストすることが可能な半導体集積回路のテスト方法およびテストシステムを提供する。 - 特許庁

To provide a nonvolatile semiconductor memory capable of easily identifying a memory cell in a state of excessive writing, and a method for testing the same.例文帳に追加

過書き込み状態のメモリセルを容易に特定することが可能な不揮発性半導体記憶装置及びその試験方法を提供する。 - 特許庁

To realize a semiconductor testing device which can synchronize a high speed determination result data and Device Under Test(DUT) determination result data and display it.例文帳に追加

高速側判定結果データおよびＤＵＴ判定結果データを同期して表示することが可能な半導体試験装置を実現する。 - 特許庁

To provide a semiconductor testing apparatus, capable of debugging a test program of a DSP (digital signal processor), any times as needed, by using a virtual environment.例文帳に追加

ＤＳＰのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行うことができる半導体試験装置を実現すること。 - 特許庁

To provide a semiconductor memory device capable of checking whether or not a test state is correctly set inside in testing a redundant memory cell.例文帳に追加

冗長メモリセルの試験時に、内部に試験状態が正しく設定されているか否かをチェックできる半導体記憶装置を提供する。 - 特許庁

To reduce influence of external noise and improve testing accuracy in the test of a semiconductor integrated circuit including an ADC and a DAC.例文帳に追加

ＡＤＣとＤＡＣとを備えた半導体集積回路のテストにおいて、外部のノイズの影響を低減し、テストの精度を向上させること。 - 特許庁

To realize a high speed operation without using any memory whose access time is fast or any high speed element in the sequence control circuit of a semiconductor testing device.例文帳に追加

半導体試験装置のシーケンス制御回路において、アクセス時間の速いメモリや高速素子を用いることなく高速動作を可能にする。 - 特許庁

To provide an erase function testing method of a semiconductor nonvolatile memory executing the erase function test in sector units in a short time.例文帳に追加

セクタ単位での消去機能の試験を短時間で実行することができる、半導体不揮発性メモリの消去機能試験方法を提供する。 - 特許庁

To provide a ZIF connector capable of connecting easily, precisely and surely to connection parts, and a semiconductor testing device using above.例文帳に追加

接続部品に対して容易、正確、かつ確実に接続することができるＺＩＦコネクタ及びこれを用いた半導体試験装置を提供する。 - 特許庁

To verify the operation of a semiconductor integrated circuit device efficiently in a short time by verifying the operation of an IP itself by a testing program.例文帳に追加

テスト用プログラムによってＩＰそれ自体の動作検証を行い、短時間で効率よく半導体集積回路装置を動作検証する。 - 特許庁

INDUCTOR RECOGNIZING METHOD, LAYOUT TESTING METHOD, COMPUTER READABLE RECORDING MEDIUM RECORDED WITH LAYOUT TEST PROGRAM, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

インダクタ認識方法、レイアウト検査方法、レイアウト検査プログラムを記録したコンピュータ読取可能な記録媒体および半導体装置の製造方法 - 特許庁

To provide a method and apparatus for testing semiconductor devices which can more efficiently and accurately suppress the effluence of defective products.例文帳に追加

より効率良く、より高い精度で不良品の流出を抑制することが可能な半導体装置の検査方法と検査装置を提供する。 - 特許庁

(xvi) Equipment for manufacturing or testing of semiconductor devices or materials, or components or accessories therefor 例文帳に追加

（十六）　半導体素子、集積回路若しくは半導体物質の製造用の装置若しくは試験装置又はこれらの部分品若しくは附属品 - 日本法令外国語訳データベースシステム

To provide a semiconductor device capable of easily driving an internal circuit on the outside of a chip under the state of a package and a testing method.例文帳に追加

パッケージ状態においてチップの外部で容易に内部回路を駆動することができる半導体装置及びテスト方法を提供する。 - 特許庁