「semiconductor testing」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

To provide a semiconductor testing device capable of reducing a labor for performing self-diagnosis and minimizing wasting in testing results hitherto obtained in response to the results of the self-diagnosis.例文帳に追加

自己診断を行う手間を軽減するとともに、自己診断の結果に応じてそれまでに行った試験結果が無駄になることを最小限に抑えることができる半導体試験装置を提供すること。 - 特許庁

A program memory section 24 is prepared in a pattern generator generating testing patterns and one of a plurality of memory sections prepared in the semiconductor testing device to memorize test conditions of DUT.例文帳に追加

プログラムメモリ部２４は、試験パターンを生成するパターンジェネレータに設けられており、ＤＵＴの試験条件を記憶するために半導体試験装置に複数設けられているメモリ部等の１つである。 - 特許庁

To highly precisely conduct waveform shaping of a signal input to a tested device and its timing correction by simple circuit constitution, in an IC testing device for testing a semiconductor device.例文帳に追加

半導体デバイスを試験するＩＣ試験装置において、被試験デバイスに入力される信号の波形整形とタイミング補正とを、より簡単な回路構成によって高い精度で実行できるようにする。 - 特許庁

To provide a method capable of determining the quality of a semiconductor element, even after a sealing resin or the like is formed on a wafer, with regard to a semiconductor device testing method for determining the quality of the semiconductor device.例文帳に追加

本発明は半導体手装置の不良品判別を行う半導体装置の試験方法に関し、ウエーハ上に封止樹脂等を形成した後であっても半導体素子の良否判定を行うことを課題とする。 - 特許庁

To provide a semiconductor device test system for quickly investigating the cause of a failure and preventing the use of a semiconductor device in a testing or packing process when the failure occurs to manage the test result of the semiconductor device.例文帳に追加

半導体製造の検査結果の管理において、不良発生時の原因究明を迅速に行い、且つテスト工程や梱包工程への半導体装置の誤投入を防ぐ、半導体装置テストシステムを構築する。 - 特許庁

In the semiconductor testing system wherein a plurality of semiconductor test units equipped respectively with a semiconductor testing device, a test management processor and the cooling device communicate with the host computer, and the cooling device includes a heat exchanger controlled by a controller, a two-way communication means is provided between the controller and the host computer.例文帳に追加

夫々が半導体試験装置、試験管理プロセッサ、冷却装置を備える複数の半導体試験ユニットがホストコンピュータと通信すると共に、前記冷却装置がコントローラにより制御される熱交換器を備える半導体試験システムにおいて、 前記コントローラと前記ホストコンピュータ間に双方向通信手段を設ける。 - 特許庁

In a seeming state to the measurement device where measurement testing of the plurality of semiconductor devices and the virtual device is executed by using the preset number of input/output pins, measurement testing of the plurality of semiconductor devices is carried out simultaneously by using the predetermined number of input/output pins associated with the semiconductor devices.例文帳に追加

測定装置に、複数の半導体装置及び仮想デバイスの測定試験をそれぞれ予め設定された本数の入出力ピンを用いて行うと見せかけた状態で、複数の半導体装置の測定試験を、それぞれの半導体装置に関連付けられた所定本数の入出力ピンを用いて同時に行う。 - 特許庁

This semiconductor testing system is provided with a semiconductor test equipment for feeding test signal to the device under test and testing the device under test, the performance board for electrically connecting the semiconductor test equipment with the device under test, and a carrier device for conveying the device under test to electrically connect it with the performance board.例文帳に追加

半導体試験システムは、被試験デバイスに試験信号を供給し、被試験デバイスの試験を行う半導体試験装置と、半導体試験装置と被試験デバイスとを電気的に接続するパフォーマンスボードと、被試験デバイスを搬送し、パフォーマンスボードに被試験デバイスを電気的に接続させる搬送装置とを備える。 - 特許庁

To provide a memory device which realizes cost reduction and which shortens time required for writing and reading data, and to provide a semiconductor testing device which shortens time for testing a semiconductor device by being provided with the memory device.例文帳に追加

コストの低減を図ることができ、且つデータの書き込み及び読み出しに要する時間を短縮することができる記憶装置、及び当該記憶装置を備えることによって半導体デバイスの試験時間を短縮することができる半導体試験装置を提供する。 - 特許庁

To provide an apparatus and a method for entirely testing a semiconductor device or a semiconductor wafer capable of constituting a low cost testing unit, easily executing a test and easily confirming a decision result of a non-defective product or a defective product at any time.例文帳に追加

テスト装置を安価に構成することができ、かつ容易にテストを実施することができ、良品、不良品の判定結果をいつでも容易に確認することができる半導体デバイスまたは半導体ウェハ一括のテスト装置及びテスト方法を提供する。 - 特許庁

To provide a device and a method for updating a control program which is capable of assigning control program updating work easily without deteriorating operational efficiency of an apparatus for testing a semiconductor integrated circuit and an apparatus for testing a semiconductor integrated circuit equipped with the above device.例文帳に追加

半導体集積回路試験装置の稼働効率を低下させず、且つ、容易に制御プログラム更新作業の割り当てを行うことができる制御プログラム更新装置及び方法並びに当該装置を備える半導体集積回路試験装置を提供する。 - 特許庁

A self-test circuit built-in semiconductor memory 20 comprises a semiconductor substrate, a memory cell array 30 formed on the semiconductor substrate, testing circuits 50, 54 provided on the semiconductor substrate, storing a program, testing a memory cell array conforming to the stored program, and outputting a test result, and a controller 52 provided on the semiconductor substrate and rewriting the contents of programs stored in the test circuits 50, 54.例文帳に追加

自己テスト回路内蔵半導体記憶装置２０は、半導体基板と、半導体基板上に形成されたメモリセルアレイ３０と、半導体基板上に設けられ、プログラムを記憶して記憶されたプログラムにしたがってメモリセルアレイのテストを行ない、テスト結果を出力するためのテスト回路５０，５４と、半導体基板上に設けられ、テスト回路５０，５４に記憶されるプログラムの内容を書き換えるためのコントローラ５２とを含む。 - 特許庁

To provide a low price semiconductor integrated circuit that can write a physical position in the wafer state to a semiconductor integrated circuit without use of a laser repair apparatus, and also to provide a semiconductor integrated circuit testing apparatus that can write the physical position in the semiconductor integrated circuit.例文帳に追加

レーザーリペア装置を用いることなく、半導体集積回路にウェハ状態時の物理位置を書き込める安価な半導体集積回路、及び該半導体集積回路に前記物理位置を書き込む半導体集積回路検査装置を提供する。 - 特許庁

To provide a semiconductor apparatus which is downsized and can perform a test of electric signal between semiconductor apparatuses as a stack structure, in relation to a semiconductor apparatus whose testing terminal is formed on a substrate on which a semiconductor chip is mounted.例文帳に追加

本発明は、半導体チップが実装される基板にテスト用端子が配設された半導体装置に関し、小型化を図ると共に、スタック構造とされた半導体装置間の電気的信号のテストを行うことのできる半導体装置を提供することを課題とする。 - 特許庁

In this semiconductor integrated circuit test device having a test station 21 and a test station 31, when the test station 31 is in the standby state of being ready for testing during testing of the test station 21, testing of the test station 21 is forcibly ended, and then testing at the test station 21 and the test station 31 is simultaneously started.例文帳に追加

テストステーション２１とテストステーション３１とを備える半導体集積回路試験装置において、テストステーション２１が試験を行っている最中にテストステーション３１がテストをすることが可能な待機状態になった場合に、テストステーション２１のテストを強制的に終了した後で、テストステーション２１及びテストステーション３１における試験を同時に開始する。 - 特許庁

To provide an IC tester (semiconductor device-testing apparatus) which can restrict ringing generated when a response waveform from a DUT (semiconductor device to be tested) is multiple reflected in a transmission line between the DUT and a pin electronics.例文帳に追加

ＤＵＴからの応答波形がＤＵＴとピンエレクトロニクス間の伝送路で多重反射して発生するリンギングを抑制することができるＩＣテスタを提供することにある。 - 特許庁

To provide a semiconductor integrated circuit device which can perform a test of many device en bloc even in a test device testing a semiconductor integrated device in a state in which input/output pins are short-circuited.例文帳に追加

入出力ピンを短絡した状態で半導体集積回路装置をテストするテスト装置においても、多数個の一括テストが可能な半導体集積回路装置を提供する。 - 特許庁

After probing testing of the semiconductor chip 2, according to an identification rule determined beforehand, an identification mark is provided in a pad opening portion 7, a dummy wiring portion 3 and a fuse portion 4 in the semiconductor chip 2.例文帳に追加

半導体チップ２のプロービング試験後に、予め決めておいた識別ルールに従って、半導体チップ２内のパッド開口部７、ダミー配線部３、ヒューズ部４に識別マークを設ける。 - 特許庁

To provide a semiconductor memory device and a method of testing a semiconductor memory device having a high degree of freedom in setting conditions of a stress test, and detecting various defects.例文帳に追加

ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することである。 - 特許庁

To achieve a semiconductor-testing device for speedily determining whether a semiconductor is appropriate, based on a difference between a positive-electrode voltage from a positive electrode amplifier and a negative-electrode voltage from a negative electrode amplifier.例文帳に追加

正極アンプからの正極電圧と負極アンプからの負極電圧との差分に基づいての良否判定を高速に行なう半導体試験装置を実現することにある。 - 特許庁

To provide a semiconductor integrated circuit in which a determination can be made about a frequency of an output pulse of a class-D amplifier within a short required time while utilizing a semiconductor testing apparatus.例文帳に追加

半導体試験装置を利用して、短い所要時間でＤ級増幅器の出力パルスの周波数に関する判定を行うことが可能な半導体集積回路を提供する。 - 特許庁

To provide a semiconductor testing device easily applicable to various kinds of semiconductor tests and capable of reducing the production cost and dealing with the change in a measurement device in a short delivery time.例文帳に追加

多品種の半導体テストに容易に対応出来、生産コストを低減出来、測定デバイスが変更になった場合でも、短納期で容易に対応出来る半導体テスティング装置を提供する。 - 特許庁

For a burn-in test that energizes a semiconductor device 5 in a high-temperature atmosphere for a specific amount of time, the semiconductor device 5 is supplied to a substrate 4 for testing where a number of sockets 3 are arranged on an insulating substrate l.例文帳に追加

そのため、半導体装置を試験用基板に装着する前に実施しているが、少数の不良品のために全数短絡試験をすることは無駄であった。 - 特許庁

To provide a semiconductor testing device capable of suppressing the reduction in conductivity of a terminal and a probe needle even when an oxide film and a foreign substance exist on the surface of the terminal of a semiconductor device.例文帳に追加

半導体装置の端子の表面に酸化膜や異物が存在する場合でも、端子とプローブ針の導通性の低下を抑制できる半導体試験装置を提供する。 - 特許庁

To provide a method for lowering risk that a chip having the potential of becoming a defective product is transferred to the subsequent steps in a method of manufacturing semiconductor device and a semiconductor device testing apparatus.例文帳に追加

半導体装置の製造方法と半導体試験装置において、潜在的に不良になる可能性のあるチップを後の工程に出す危険性を低減する方法の提供。 - 特許庁

To provide a semiconductor device wherein measurement accuracy can be improved when a resistance value of a resistance element formed in a semiconductor chip is measured, and to provide its testing method.例文帳に追加

本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of testing an input circuit in the semiconductor integrated circuit for inputting a data input signal having a short pulse width.例文帳に追加

短パルス幅のデータ入力信号を入力する半導体集積回路内の入力回路の試験を行うことができる半導体集積回路を提供することを課題とする。 - 特許庁

This semiconductor integrated circuit includes a functional block comprising a functional flip-flop tested in scan testing, the macro-block with a signal outputted from the functional flip-flop inputted thereinto and not tested in scan testing, and a flip-flop for observation for obtaining the result of scan testing from the inputted signal.例文帳に追加

半導体集積回路は、スキャンテスト時にテストされる機能フリップフロップを有する機能ブロックと、機能フリップフロップから出力された信号が入力され、スキャンテスト時にテストされないマクロブロックと、入力された信号からスキャンテストの結果を得る観測用フリップフロップとを備える。 - 特許庁

This electric channel self-inspection semiconductor testing system includes: a tester head; a plurality of parameter detection units; and a self-inspection controller, the tester head having a plurality of testing circuit boards inserted therein, the plurality of testing circuit boards being provided with a plurality of power channels, a plurality of I/O channels, and a plurality of drive channels.例文帳に追加

本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。 - 特許庁

To perform delay testing in an actual operating condition for a semiconductor integrated circuit having a plurality of logical circuits that respectively operate on the basis of testing clocks having different frequencies without trouble which may occur when the testing clocks are set to a high-frequency side or a low-frequency side.例文帳に追加

テストクロックを高周波側及び低周波側のいずれかに設定した場合に生じる不都合を伴うことなく、互いに異なる周波数のクロックに基づいて動作する複数の論理回路を備える半導体集積回路に対して実動作条件で遅延テストを実行すること。 - 特許庁

In addition, the semiconductor testing device is provided with phase regulating circuits 22, 24, and 26 to each regulate the phase of the output of the pattern generators 14, 16, 18, and 20.例文帳に追加

また、パターン発生器１４，１６，１８，２０の出力各々の位相を調整する位相調整回路２２，２４，２６を備える - 特許庁

This semiconductor integrated circuit 1 has a memory function block 11 having a variable memory capacity, a functional block 12 and a terminal group 14 for testing.例文帳に追加

半導体集積回路１は、メモリ容量が可変のメモリ機能ブロック１１、機能ブロック１２、およびテスト用の端子群１４を備える。 - 特許庁

The semiconductor testing device 1 includes a driver pin block 11, a determination part 12 for adjustment, and a variable delay amount data generation part 14 or the like.例文帳に追加

半導体試験装置１は、ドライバピンブロック１１、調整用判定部１２、及び可変遅延量データ発生部１４等を備える。 - 特許庁

Therefore, the test program for testing a simple body of the first memory chip can be utilized as a test program for the semiconductor device after assembly.例文帳に追加

このため、第１メモリチップ単体を試験する試験プログラムを、半導体装置の組み立て後の試験プログラムとして流用できる。 - 特許庁

To provide a semiconductor integrated circuit device that reduces the number of electrodes included in a measurement patterns, and to provide a method of testing the same.例文帳に追加

測定パターンに含まれる電極数を低減することのできる、半導体集積回路装置、及びそのテスト方法を提供する。 - 特許庁

To facilitate testing disconnection between IC chips in a semiconductor integrated circuit including a plurality of IC chips in a package.例文帳に追加

１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路において、ＩＣチップ間の断線テストを容易に実現する。 - 特許庁

To facilitate an access to each board, even when a large number of boards are fitted in a testing device for semiconductor integrated circuits.例文帳に追加

半導体集積回路の試験装置に多数の基板を組み込んだ状態であっても、個々の基板に対するアクセスを容易化する。 - 特許庁

The testing pad 105 is connected with an internal circuit 107 of the semiconductor device 101 via a fuse 108 and a switch 109.例文帳に追加

試験動作用パッド１０５は、半導体装置１０１の内部回路１０７とヒューズ１０８、スイッチ１０９を介して接続している。 - 特許庁

A contactor 30 for testing has a measurement terminal 32 that is composed so that it is compressed to a terminal 1a of the plurality of semiconductor devices 1.例文帳に追加

試験用コンタクタ３０は、複数の半導体装置１の端子１ａに圧接されるよう構成された測定端子３２を有する。 - 特許庁

With such device testing apparatus 1, erosion of the tip section is avoided, and a semiconductor device 20 can be evaluated with sufficient accuracy.例文帳に追加

このような素子試験装置１によれば、先端部の目減りが防止され、半導体素子２０を精度よく評価することができる。 - 特許庁

To provide a semiconductor testing device which improves an operating ratio by shortening the time required for reloading pattern data after memory diagnosis.例文帳に追加

メモリ診断後のパターンデータの再ロードにかかる時間を短縮し、稼働率を上げることが可能な半導体試験装置を実現する。 - 特許庁

To provide a semiconductor integrated circuit capable of self-testing the skew margin of the clock signal and data signal in the LVDS (low voltage differential signaling) etc.例文帳に追加

ＬＶＤＳ等におけるクロック信号とデータ信号のスキューマージンをセルフテストすることが可能な半導体集積回路を提供する。 - 特許庁

To provide a semiconductor device wherein a circuit node having any fault can easily be specified during testing even if shortcircuiting occurs in wiring.例文帳に追加

配線ショートがある場合にも、テスト時に不具合のある回路ノードを容易に特定することができる半導体装置を実現する。 - 特許庁

To provide a testing device for a sorter capable of reducing labor taken for confirming operation of the sorter of a semiconductor device.例文帳に追加

半導体デバイスの分類装置の動作確認にかかる手間を低減することができる分類装置用の試験装置を提供する。 - 特許庁

To provide a semiconductor tester capable of reducing the test time for testing pass/fail of multi-value output.例文帳に追加

この発明は、多値出力のパス／フェールを試験する試験時間を短縮した半導体試験装置を提供することを課題とする。 - 特許庁