「semiconductor testing」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

To provide a circuit for testing a semiconductor power converter that can set a turn-off voltage at least to a turn-on voltage.例文帳に追加

ターンオフ電圧がターンオン電圧以上に設定できる半導体電力変換装置の試験回路を提供する。 - 特許庁

DEVICE AND METHOD FOR PREDICTING TEST RESULT, AND FOR TESTING SEMICONDUCTOR, SYSTEM, PROGRAM, AND RECORDING MEDIUM例文帳に追加

テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 - 特許庁

To provide a semiconductor testing device which is capable of counting more efficiently the number of fails stored in a fail memory.例文帳に追加

フェイルメモリに記憶されたフェイル数をより効率的にカウントすることが可能な半導体試験装置を提供する。 - 特許庁

To shorten a time required for testing a semiconductor apparatus comprised of a multi-chip package, a plurality of core chips, an interface chip and the like.例文帳に追加

マルチチップパッケージや、複数のコアチップとインターフェースチップからなる半導体装置のテストに要する時間を短縮する。 - 特許庁

To provide a semiconductor memory device capable of efficiently inspecting a defective cell during a testing operation.例文帳に追加

本発明は、テスト動作中に効率的に不良セルを検査可能な半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a power source device capable of space saving, cost reduction or the like of a performance board of a semiconductor testing device.例文帳に追加

半導体試験装置のパフォーマンスボードの省スペース化、低コスト化等を図ることができる電源装置を提供する。 - 特許庁

To provide a connection technique capable of testing a semiconductor wafer, LSI package, etc., by using high frequency at high speed.例文帳に追加

高速で高周波数で半導体ウエハ，ＬＳＩパッケージその他をテストすることができる接続技術を提供する。 - 特許庁

To provide a simple testing method for a semiconductor integrated circuit dispensing with a great deal of economic burden.例文帳に追加

多大な経済的負担を要することなく、かつ簡易に行える半導体集積回路のテスト方法を提供する。 - 特許庁

To provide an apparatus and method for testing a semiconductor which make handling and temperature adjustment more efficient.例文帳に追加

ハンドリングと温度調整を効率化する半導体試験装置、及び半導体試験方法を提供することを課題とする。 - 特許庁

To realize a semiconductor testing apparatus for securing a region other than a connection region of a DUT substrate.例文帳に追加

ＤＵＴ基板の接続領域以外の領域確保が行える半導体試験装置を実現することを目的にする。 - 特許庁

To provide a semiconductor testing device capable of preventing timing errors due to characteristics of a transmission line to a DUT.例文帳に追加

ＤＵＴへの伝送ラインの特性によるタイミングエラーを防止することができる半導体試験装置を提供する。 - 特許庁

To provide a semiconductor testing device that can hold the data stored in a test pattern memory even when power supply is shut off.例文帳に追加

電源が遮断された際にも、テストパターンメモリのデータを保持することができる半導体試験装置を提供する。 - 特許庁

To avoid a malfunction caused by an IR drop when scan-testing a semiconductor integrated circuit, and to provide an efficient scan test.例文帳に追加

半導体集積回路をスキャンテスト時のＩＲドロップによる誤動作を回避し、効率の良いスキャンテストを実現する。 - 特許庁

To generate a power supply waveform of a complicated pattern, as a power supply voltage for testing a semiconductor device, in a short time and with high accuracy.例文帳に追加

半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。 - 特許庁

To determine quality of interchip connection in semiconductor chips in a multi-chip module, by a simple test circuit and a simple testing method.例文帳に追加

マルチチップモジュールにおける半導体チップ間の接続の良否判定を簡易なテスト回路とテスト方法により行う。 - 特許庁

To provide a device configured such that probe testing and selecting processes as processes after semiconductor manufacturing processes are integrated.例文帳に追加

半導体製造工程の後工程においてのプローブ試験および選別工程を統合した装置を提供する。 - 特許庁

To provide a semiconductor memory which can analyze easily a defective state when defect is caused at testing of a memory.例文帳に追加

メモリのテスト時に不良が生じた場合、その不良状況の解析が容易な半導体記憶装置を提供する。 - 特許庁

To provide a socket board circulating structure of a semiconductor device testing system capable of conveying a socket board to each test unit.例文帳に追加

各試験ユニットへソケットボードを搬送することができる半導体デバイステストシステムのソケットボード循環構造を提供する。 - 特許庁

The output impedance of the semiconductor device at the terminal for test is matched to the impedance of a transmission system at testing time.例文帳に追加

試験用端子における半導体デバイスの出力インピーダンスを、試験時の伝送系のインピーダンスにマッチングさせる。 - 特許庁

To provide a semiconductor integrated circuit facilitating timing adjustment in testing operation and reducible in the number of external terminals.例文帳に追加

試験動作時のタイミング調整が容易で、外部端子数を削減することができる半導体集積回路を提供する。 - 特許庁

To provide a method and structure for testing a semiconductor wafer prior to the execution of flip chip bumping process.例文帳に追加

フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造を提供すること。 - 特許庁

To shorten testing time of semiconductor devices, while preventing mistakes in setting and altering test conditions, within a test program.例文帳に追加

試験プログラム内での試験条件の設定ミスや変更ミスを防止しながら、半導体デバイスの試験時間を短縮する。 - 特許庁

To provide a semiconductor memory of which the miniaturization can be attained by decreasing the number of pads, and its testing method.例文帳に追加

パッドの少数化により小型化を可能とすることができる半導体装置及びそのテスト方法を提供する。 - 特許庁

The semiconductor integrated circuit device 1 is simulated by a computer by using a test bench TB as the testing program.例文帳に追加

半導体集積回路装置１は、テスト用プログラムであるテストベンチＴＢを用いてコンピュータによるシミュレーションが行われる。 - 特許庁

To provide a testing device for performing an efficient test by preventing writing of an individual pattern unnecessary for a semiconductor memory device.例文帳に追加

半導体メモリデバイスに不要な個別パターンを書き込むことを防ぎ、効率よく試験を行う試験装置を提供する。 - 特許庁

To minimize as much as possible setting of control procedures for modules provided in a semiconductor testing device.例文帳に追加

半導体試験装置に備えられるモジュールの制御手順の設定をできる限り少なくすることを目的とする。 - 特許庁

To provide a semiconductor testing apparatus for improving the efficiency of the test as a whole by shortening the period of data readout.例文帳に追加

データ読み出しの時間を短縮して、試験全体の効率の向上を実現した半導体試験装置を提供する。 - 特許庁

To provide a semiconductor testing system which stabilizes a contact condition of contact points between the device under test and a performance board.例文帳に追加

被試験デバイスとパフォーマンスボードとの接点の接触状態を安定させる半導体試験システムを提供する。 - 特許庁

To provide a semiconductor device testing device which can easily perform fault analysis by using an inexpensive data fail memory.例文帳に追加

コストが安いデータ・フェイルメモリを用いて不良解析を容易に行うことができる半導体デバイス試験装置を提案する。 - 特許庁

To realize miniaturization and cost reduction of a semiconductor testing apparatus by reducing remarkably the number of interfaces of a measuring unit and a pattern memory.例文帳に追加

測定ユニットとパターンメモリとのインターフェイス数を大幅に削減し、半導体試験装置を小型化、低コスト化する。 - 特許庁

To provide a method for testing a semiconductor integrated circuit device capable of screening according to a power source current at the time of standing still.例文帳に追加

静止時、電源電流によるスクリーニングが可能な半導体集積回路装置の試験方法を提供する。 - 特許庁

To produce a semiconductor integrated circuit capable of testing the degradation failure and delay failure of a memory circuit inexpensively.例文帳に追加

メモリ回路の縮退故障および遅延故障のテストを低コストで実施可能な半導体集積回路を提供する。 - 特許庁

To provide a semiconductor memory device capable of performing testing at an actually operating speed of the semiconductor memory device, and capable of reducing the number of input/output terminals of a tester required for connection.例文帳に追加

半導体記憶装置の実動作速度でテストを行い、且つ接続に要するテスターの入出力端子数を削減できる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor testing socket having improved versatility by making it usable for various kind of semiconductor elements having external shape different from each other.例文帳に追加

半導体試験用ソケットに関し、パッケージ外形の異なる複数種の半導体素子にも使用可能とすることによって汎用性を向上させることを目的とする。 - 特許庁

To provide a test method for testing a semiconductor integrated circuit device by using a tester where the number of terminals is smaller than the number of input terminals of the semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うテスト方法を提供すること。 - 特許庁

To provide a semiconductor-testing device which can cope with a change in standards, such as the arrangement, number, size, and PKG size of device pins in a semiconductor device to be tested.例文帳に追加

試験対象の半導体装置のデバイスピンの配置、数、およびサイズならびにＰＫＧサイズなどの規格に変更があっても対応可能な半導体試験装置を提供する。 - 特許庁

To provide a method and apparatus for testing a semiconductor integrated circuit in which the time required for manufacturing the semiconductor integrated circuit (including the time required for examinations) is shortened.例文帳に追加

半導体集積回路の製造（検査に要する時間を含む）に要する時間を短縮できる半導体集積回路の試験方法及び試験装置を提供する。 - 特許庁

To provide a semiconductor device capable of effectively deteriorating a gate oxide film of the semiconductor device in a short period of time in a burn-in test, and to provide a method for testing the same.例文帳に追加

バーンイン試験において、半導体装置のゲート酸化膜を短時間で効果的に劣化させることができる半導体装置及びその試験方法を提供する。 - 特許庁

To provide a highly productive semiconductor chip testing apparatus capable of accurately and automatically accomplishing contact alignment of a semiconductor chip and a probe.例文帳に追加

半導体チップとプローブのコンタクト位置合わせを、高精度かつ自動で行うことができる生産性の高い半導体チップテスト装置を提供することを目的としている。 - 特許庁

To provide a semiconductor device which can increase the margin in the accuracy for the positioning of a probing stylus, in the wafer testing process of the manufacturing process of semiconductor devices.例文帳に追加

半導体装置の製造工程におけるウェハテスト工程でのプローブ針の位置合せにおける精度余裕を大きくすることが可能な半導体装置を提供する。 - 特許庁

The first substrate 1 has on a second surface 12 a first semiconductor chip 20 and a first test point 15 for testing the first semiconductor chip 20.例文帳に追加

第１基板１の第２表面１２には、第１半導体チップ２０と、この第１半導体チップ２０をテストするための第１テストポイント１５とが形成されている。 - 特許庁

To provide a conveying carrier tool for a semiconductor device testing device loadable with a plurality of kinds of BGA (Ball Grid Array) type semiconductor devices, though having a simple constitution.例文帳に追加

簡易な構成でありながら、複数の品種のＢＧＡ型半導体装置を搭載することが可能な半導体装置試験装置用搬送キャリア冶具を提供する。 - 特許庁

If the number of the semiconductor devices under test is larger than the residual nominal value, testing of the semiconductor devices under test mounted on the buffer tray is proceeded, while being stopped if smaller.例文帳に追加

被検査半導体素子の数が残余基準値より大きければ、バッファトレイに搭載された被検査半導体素子の検査を進行し、小さければ中止する。 - 特許庁

To provide a semiconductor integrated circuit capable of securing independence between a normal mode and a test mode without increasing the number of pins, and to provide a method for testing the semiconductor integrated circuit.例文帳に追加

本発明は、ピン数を増加させることなく、通常モードとテストモードとの独立性を確保することができる半導体集積回路及びそのテスト方法を提供する。 - 特許庁

To provide a semiconductor device having a plurality of test modes, in which a set test mode is reliably determined, and to provide a method for testing the semiconductor device.例文帳に追加

複数のテストモードを有する半導体装置において、設定されたテストモードを確実に判定できる半導体装置及び半導体装置のテスト方法を提供する。 - 特許庁