「semiconductor testing」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

To prevent a tip part of the probe needle from being fused or broken by confirming a state of contact between a probe needle and a pad prior to an actual test and measurement, in a method of testing and measuring a semiconductor device and a device for testing and measuring the semiconductor device.例文帳に追加

半導体装置の試験測定方法及び半導体装置の試験測定装置に関し、実際の試験測定に先立ってプローブ針とパッドとの接触状態を確認して、プローブ針の先端部の溶断や破損を防止する。 - 特許庁

To perform an electric characteristics inspection using a testing land even when a wiring board is downsized in a surface mount semiconductor device having the testing land on the undersurface of the wiring board on which a semiconductor chip is mounted.例文帳に追加

半導体チップが搭載された配線基板の下面にテスト用ランドを備えた面実装型半導体装置において、配線基板を小型化した場合でも、テスト用ランドを使った電気特性検査を精度よく行うことができるようにする。 - 特許庁

To provide a method for testing a semiconductor device capable of preventing lead-free solder from being attached to a contact terminal of a socket for test, when testing a semiconductor device having an external connection terminal soldered with lead-free solder by the socket for test.例文帳に追加

鉛フリー半田でめっきされた外部接続端子を有する半導体装置をテスト用ソケットにより検査する際に、テスト用ソケットの接触端子に鉛フリー半田が付着するのを防ぐことができる半導体装置の検査方法を得る。 - 特許庁

The inspecting apparatus for a semiconductor device for testing durability of the semiconductor device against a temperature, comprises: a match plate; and a contact module connected with the match plate, and having a radiating part radiating the heat generating from the semiconductor device to the outside and a test part for press-contact of lead wires of the semiconductor device.例文帳に追加

このように正確なテストが行われ、テスト時発生する半導体素子の熱によって良品の半導体素子を不良品と判定する誤判定が抑制されることにより、生産性向上及び費用を節減することができる。 - 特許庁

A semiconductor wafer is held so that probes can be brought into contact with both surfaces thereof, both surfaces of the semiconductor wafer are then heated, respectively, by a heater part and the probes are connected with both surfaces, respectively, thus testing semiconductor chips provided on the semiconductor wafer.例文帳に追加

両面にプローブを接触可能に半導体ウエハを保持し、この半導体ウエハの両面をそれぞれヒータ部により加熱し、この両面にそれぞれプローブを接続して当該半導体ウエハに設けられた半導体チップを試験する。 - 特許庁

FILM TYPE SEMICONDUCTOR PACKAGE PROVIDED WITH TEST PAD HAVING SHARED OUTPUT CHANNEL, TEST METHOD FOR FILM TYPE SEMICONDUCTOR PACKAGE, TEST DEVICE AND SEMICONDUCTOR DEVICE PROVIDED WITH PATTERN SHARED WITH TEST CHANNEL, AND TESTING METHOD IN SEMICONDUCTOR DEVICE例文帳に追加

出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法 - 特許庁

For each testing item on the semiconductor device, setting processes for respectively setting a voltage, an input/output level, and a plurality of measurement patterns are combined mutually for setting a testing condition, power is turned on, testing and result determination is carried out for a plurality of measurement patterns, and then, the power is turned off.例文帳に追加

半導体デバイスのテスト項目ごとに、電圧，入出力レベル，複数の測定パターンをそれぞれ設定する処理を組み合わせてテスト条件を設定し、パワーオンを行い、複数の測定パターンに対してテスト実行，結果判定を行い、パワーオフを行う。 - 特許庁

A tester 2 receives testing conditions, and tests the semiconductor chip on a wafer via a probe 6, according to the accept/reject test program.例文帳に追加

テスタ２は、テスト条件を受信して、合否判定テストプログラムに従い、プローバ６を介してウエハ上の半導体チップをテストする。 - 特許庁

To realize a testing function at the same speed as that in an actual use on a semiconductor integrated circuit by means of a comparatively low speed tester.例文帳に追加

比較的低速のテスタにより高速の半導体集積回路について実使用と同じスピードでのテスト機能を実現する。 - 特許庁

To provide a semiconductor device which is capable of making an entry into a testing mode without using excessive terminals.例文帳に追加

本発明は、余計な端子を使用することなく試験モードにエントリ可能な半導体装置を提供することを目的とする。 - 特許庁

To increase the speed of testing a power supply switch used for supplying power to an arbitrary function block provided on a semiconductor integrated circuit.例文帳に追加

半導体集積回路に設けられた任意の機能ブロックに電源を供給する電源スイッチのテストを高速化する。 - 特許庁

To provide a semiconductor testing device capable of shortening a time necessary for skew adjustment, and to provide a method of adjusting the same.例文帳に追加

スキュー調整に要する時間を短縮することができる半導体試験装置及びその調整方法を提供する。 - 特許庁

To obtain a semiconductor wafer, capable of reducing the number of test pads, and capable of testing each transistor individually in a wafer state.例文帳に追加

テストパッドの数を減らすことができ、かつウェハ状態で各トランジスタを個別にテストすることができる半導体ウェハを得る。 - 特許庁

To provide a test device for testing a semiconductor integrated circuit in a short time without applying excessive stress.例文帳に追加

過剰なストレスを付加することなく、短時間で半導体集積回路を試験することが可能な試験装置を提供する。 - 特許庁

To lower a failure rate of a semiconductor testing device by reducing the number of central processing units necessary for control of a test.例文帳に追加

試験の制御に必要な中央処理装置の数を減少させることで、半導体試験装置の故障率を低下させる。 - 特許庁

To reduce an effect of an edge of a wafer during testing in a system to test a semiconductor wafer or the like by means of an electron beam.例文帳に追加

電子ビームを用いて半導体ウエハ等を検査するシステムにおいて、検査中にウエハのエッジの影響を低減すること。 - 特許庁

To provide a semiconductor testing device capable of detecting instantly abnormality occurrence of a power source, corresponding to various states at a test time.例文帳に追加

試験時の様々な状況に対応して電源の異常発生を即時に検出できる半導体試験装置を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, CIRCUIT AND METHOD FOR TESTING SAME, AND METHOD FOR FORMING TEST PATTERN例文帳に追加

半導体集積回路装置および半導体集積回路装置の検査回路および検査方法および検査パターンの生成方法 - 特許庁

To provide a semiconductor device for testing an internal integration circuit and also for checking impurity concentration by electric characteristics.例文帳に追加

内部集積回路の試験動作を行うとともに、不純物濃度を電気特性で確認する半導体装置を提供する。 - 特許庁

To obtain a semiconductor device capable of shortening a testing time for a plurality of memory circuits having different configurations.例文帳に追加

構成が異なる複数のメモリ回路に対する試験時間の短縮を図ることのできる半導体装置を提供すること。 - 特許庁

To provide a semiconductor device capable of shortening the time for testing, to two or more memory circuits with few misjudgment.例文帳に追加

判定誤りが少なく、複数のメモリ回路に対する試験時間を短縮することのできる半導体装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit device which can markedly shorten time for testing a memory cell part with a small number of additional circuits.例文帳に追加

少ない付加回路でメモリセル部のテスト時間を大幅に短縮することができる半導体集積回路装置を実現する。 - 特許庁

To provide a semiconductor integrated circuit and its testing method and device capable of accomplishing an effective test of the integrated circuit and generating a scan design involving less entanglement of the wiring.例文帳に追加

半導体集積回路の効果的なテストを実現し、且つ、配線の錯綜の少ないスキャンデザインを提供する。 - 特許庁

To shorten the inspection time required for acceleration test at the time of testing a semiconductor integrated circuit including a novolatile memory element.例文帳に追加

不揮発性記憶素子を含む半導体集積回路の試験において、加速試験に要する検査時間を短縮させる。 - 特許庁

To provide a test circuit, a semiconductor integrated circuit and a power supply device, capable of testing correctly a signal to be tested.例文帳に追加

被テスト信号のテストを正しく行うことが可能なテスト回路，半導体集積回路および電源装置の提供を図る。 - 特許庁

To provide a semiconductor testing apparatus for performing a highly accurate direct current test, without causing significant increase in cost.例文帳に追加

コストの大幅な上昇を招かずに高精度の直流試験を行うことができる半導体試験装置を提供する。 - 特許庁

To provide a semiconductor testing device of a network license system which is usable without lowering production efficiency/test efficiency.例文帳に追加

生産効率・テスト効率を低下させることなく使用できるネットワークライセンス方式の半導体試験装置を実現すること。 - 特許庁

To enhance the accuracy of temperature characteristic testing, while uniformizing the temperatures of a plurality of semiconductor devices whose temperature characteristics are tested.例文帳に追加

温度特性が試験される複数の半導体装置の温度の均一化を図り、温度特性試験の精度を向上する。 - 特許庁

A boundary scan cell 1 in the semiconductor storage device (memory core) is disposed corresponding to each terminal 22 to execute boundary scan testing.例文帳に追加

半導体記憶装置（メモリコア）内のバウンダリスキャンセル１は、バウンダリスキャンテストを行なうために各端子２２に対応して設けられる。 - 特許庁

To reduce costs for a test by shortening time for testing a semiconductor memory having an error correction function and a data compression test function.例文帳に追加

誤り訂正機能およびデータ圧縮試験を有する半導体メモリの試験時間を短縮し、試験コストを削減する。 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

To realize a semiconductor integrated circuit and a test system capable of easily testing in a current logic signal.例文帳に追加

容易に電流論理信号における試験が行える半導体集積回路及びテストシステムを実現することを目的にする。 - 特許庁

To provide a semiconductor memory device, whose test time can be reduced by simultaneously testing a plurality of memory devices.例文帳に追加

同時に複数個のメモリ装置をテストすることによってテスト時間を減らすことができる半導体メモリ装置を提供する。 - 特許庁

The semiconductor integrated circuit is provided with an analog/digital converter and a test circuit for testing the analog/digital converter.例文帳に追加

本発明の半導体集積回路は、アナログ／デジタル変換器と、このアナログ／デジタル変換器をテストするためのテスト回路とを備える。 - 特許庁

To provide a testing mode control circuit of a semiconductor device that can execute plural kinds of test mode in an arbitrary order.例文帳に追加

複数種類のテストモードを任意の順番で実施することができる半導体装置のテストモード制御回路を提供する。 - 特許庁

To improve an efficiency in match detection in a testing apparatus for match detection between signals outputted from a semiconductor device.例文帳に追加

半導体デバイスが出力する信号のマッチ検出を行う試験装置において、マッチ検出の効率を向上させる。 - 特許庁

A semiconductor device 1 has a logic circuit 2, a memory circuit 3, and a BIST circuit 4 for testing the memory circuit 3.例文帳に追加

半導体装置１は、ロジック回路２とメモリ回路３及びメモリ回路３のテスト用のＢＩＳＴ回路４を有している。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE TESTING ON/OF STATE OF ODT CIRCUIT DURING DATA READ MODE AND TEST METHOD OF STATE OF ODT CIRCUIT例文帳に追加

データ読出モードでＯＤＴ回路のオン／オフ状態をテストできる半導体メモリ装置及びＯＤＴ回路の状態テスト方法 - 特許庁

To provide a testing method for a semiconductor device whose measurement accuracy will not be lowered, even when the temperature fluctuates, while an IC chip is being measured.例文帳に追加

ＩＣチップを測定中に温度が変動しても測定精度が低下しない半導体装置の試験方法を提供する。 - 特許庁

In this state of the sheet, a test instrument is connected to a terminal 25 for testing to perform various kinds of tests to each semiconductor chip 50.例文帳に追加

このシートのままの状態で、テスト用端子２５にテスト装置を接続して各半導体チップ５０の各種テストを行う。 - 特許庁

To provide a testing method for a semiconductor device, in which the setup time and the loading time can be measured irrespective of a skew accuracy among the pins of an LSI tester, and to provide a loading board suitable for the testing method.例文帳に追加

ＬＳＩテスタのピン間スキュー精度によらずセットアップ時間、ホールド時間の測定を可能とした半導体デバイスの試験方法及びこの試験方法に好適なロードボードを提供する。 - 特許庁

To provide a testing device for a semiconductor chip, capable of testing correctly an object to be tested, by simple regulation, even when a kind or state of the object to be tested varies, or even when one part of a contact unit develops trouble.例文帳に追加

被試験物の状態や種類が変化し、または、コンタクトユニットの一部が故障しても、簡単な調整で、被試験物を正しく試験することができる半導体チップの試験装置を提供する。 - 特許庁

To provide an inexpensive chip carrier of high testing efficiency reduced in the number of part items, having a relatively simple mechanism, allowing assembling to be easily automated, and easy to be used commonly with a testing facility for a semiconductor device.例文帳に追加

部品点数が少なく、比較的簡単な機構で、低廉で、組立の自動化が容易で、半導体デバイス用のテスト設備との共有化が容易なテスト効率の高いチップキャリアを提供する。 - 特許庁

To provide an apparatus for testing a semiconductor which enables easy grasp of a test result of a direct current test without imposing troublesome work upon a user, and thus enables enhancement of testing efficiency.例文帳に追加

ユーザに対して煩雑な作業を強いることなしに直流試験の試験結果を容易に把握することができ、これにより試験効率を高めることができる半導体試験装置を提供する。 - 特許庁

To provide a fatigue testing device and method for a semiconductor device capable of making a fatigue condition near to that resulting from actual temperature fluctuation, by precluding deflection from increasing along with a testing time.例文帳に追加

たわみが試験時間とともに増加しないようにして、実際の温度変動に起因する疲労条件により近い、半導体装置の疲労試験装置および疲労試験方法を提供する。 - 特許庁