「transistor array」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A flattened film 3 is formed by coating resin on the surface with transistors 9 formed of a transistor array substrate 2.例文帳に追加

トランジスタアレイ基板２のトランジスタ９が形成された面に樹脂を塗布することにより、平坦化膜３を成膜する。 - 特許庁

To prevent a transistor destruction caused by static electricity when a resin film pattern is formed on an array substrate by the film transfer method.例文帳に追加

フィルム転写法でアレイ基板上に樹脂膜パターンを形成する際、静電気によるトランジスタ破壊を防止する。 - 特許庁

To provide an optical sensor and an optical sensor array with the pixel structures simplified by eliminating a switching transistor for signal readout.例文帳に追加

光センサ、および光センサアレイにおいて、信号読出し用のスイッチングトランジスタを不要として、画素構造を簡素化する。 - 特許庁

The pixel array part 110 has a photoelectric converter and a pixel transistor for each pixel 111 and outputs an analog pixel signal.例文帳に追加

画素アレイ部１１０は各画素１１１毎に光電変換素子と画素トランジスタを有し、アナログ画素信号を出力する。 - 特許庁

Then an electrode material which has existed at the gate electrode 122_10 of the transistor of the pixel array 10 is replaced with a metal material.例文帳に追加

その後、画素アレイ部１０のトランジスタのゲート電極１２２_10 部分に存在していた電極材を金属材に置換する。 - 特許庁

The voltage between source and gate of the field effect transistor (601) is supplied for each line of the detection device array or each pixel.例文帳に追加

電界効果トランジスタ（６０１）のソース-ゲート間電圧が検出器アレイの行毎または画素毎に供給される。 - 特許庁

To provide a highly reliable thin-film transistor array substrate having stable performance, a manufacturing method thereof, and a display unit.例文帳に追加

高信頼性で性能の安定した薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること - 特許庁

Regarding the upper wiring 11, the upper wiring 11 positioned at the lower stage is connected to the transistor present near an array of the TMR elements, and the upper wiring 11 positioned at the upper stage is connected to the transistor far away from the array of the TMR elements.例文帳に追加

上部配線１１に関して、下段に位置する上部配線１１は、ＴＭＲ素子のアレイの近くに存在するトランジスタに接続され、上段に位置する上部配線１１は、ＴＭＲ素子のアレイから遠く離れたトランジスタに接続される。 - 特許庁

Ink supply ports, heater arrays each composed of a plurality of heaters, disposed in the longitudinal direction of the ink supply ports, transistor arrays each composed of a plurality of transistors for driving the plurality of heaters, disposed in the arraying direction of the heater array, and logic circuits for driving the transistor array are mounted on the head substrate.例文帳に追加

インク供給口と、その長手方向に複数のヒータからなるヒータアレイと、そのアレイ方向に複数のヒータを駆動する複数のトランジスタからなるトランジスタアレイと、トランジスタアレイを駆動する論理回路とをヘッド基板上に配置する。 - 特許庁

After a memory transistor and a selection transistor are formed in a memory cell array area and a transistor is formed in a peripheral area on a wafer 10, an interlayer dielectric is formed from BPSG films 27 and 40 so as to cover the whole.例文帳に追加

半導体基板１０上のメモリセルアレイ領域に、メモリセルトランジスタ及び選択トランジスタを、周辺領域にトランジスタを形成した後、全面を覆うようにＢＰＳＧ膜２７、４０により層間絶縁膜を形成する。 - 特許庁

For an insulated gate type field effect transistor inside a memory cell array (1), the transistor of a gate insulating film (Tox1) thicker than the gate insulating film (Tox2) of the insulated gate type field effect transistor of peripheral circuits (3, 4 and 5) is utilized.例文帳に追加

メモリセルアレイ（１）内の絶縁ゲート型電界効果トランジスタには、周辺回路（３，４，５）の絶縁ゲート型電界効果トランジスタのゲート絶縁膜（Ｔｏｘ２）よりも膜厚の厚いゲート絶縁膜（Ｔｏｘ１）のトランジスタを利用する。 - 特許庁

The nonvolatile semiconductor storage device comprises a first MOS transistor included in a memory cell array part and a second MOS transistor included in a constant-voltage logic circuit unit situated next to the first MOS transistor on an SOI substrate 1.例文帳に追加

不揮発性半導体記憶装置は、ＳＯＩ基板１上に、メモリセルアレイ部に属する第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタに隣接し、定電圧ロジック回路部に属する第２のＭＯＳトランジスタとを備える。 - 特許庁

As a method for manufacturing it, after forming the photo diode and the transistor, etc. in the pixel array 10 and the peripheral circuit 11, the region of the transistor of the pixel array is so covered with a silicon nitride etc. that no silicide is formed therein, and the silicide layer 140 is formed in the region of the transistor constituting the peripheral circuit 11.例文帳に追加

その製法としては、画素アレイ部１０および周辺回路部１１にフォトダイオードやトランジスタを形成した後、画素アレイ部のトランジスタの領域にはシリサイドが形成されないように窒化シリコンなどで覆って、周辺回路部１１を構成するトランジスタの領域にシリサイド層１４０を形成する。 - 特許庁

To easily manufacture an array of a plurality of carbon nanotube transistors which are controlled to show identical characteristics or voltage resistance characteristic in regard to the carbon nanotube transistor array, and to provide a method of manufacturing the same.例文帳に追加

カーボンナノチューブトランジスタアレイ及びその製造方法に関し、特性が揃った、若しくは、耐圧特性が制御された複数個のカーボンナノチューブトランジスタのアレイを簡便に作製する。 - 特許庁

The other dispersion area 10c of the pre-charge transistor is extended in the same method as a sense amplification array, and shared as the dispersion area 10c of the other adjacent pre-charge transistor.例文帳に追加

前記プリチャージトランジスタの他方の拡散領域１０ｃは、センスアンプ列と同一方法に延びて、隣接する他のプリチャージトランジスタの拡散領域１０ｃとして共用される。 - 特許庁

To provide a semiconductor device and a method of manufacturing the same, which increase a transmission efficiency of drive voltage of each transistor in a transistor array in which channels are formed in a vertical direction.例文帳に追加

チャネルが上下方向に形成されるトランジスタアレイ内における各トランジスタの駆動電圧の伝達効率を増大させるための半導体素子及びその製造方法を提供すること。 - 特許庁

To enhance characteristics by compensating the unbonding hand of the polysilicon thin film of a thin film transistor constituting a thin film transistor array, and to enhance productivity by shortening a manufacturing.例文帳に追加

薄膜トランジスタアレイを構成する薄膜トランジスタの多結晶シリコン薄膜の未結合手を補償して特性の向上を図るとともに製造時間を短縮し生産性を向上する。 - 特許庁

To provide a thin film transistor, a thin film transistor array, and to provide an image display, all of which are capable of fully ensuring continuity between conductors located above and below an insulating layer by bumps.例文帳に追加

絶縁層の上部と下部との導電体の間の導通をバンプにより十分に確保することができる薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置を提供する。 - 特許庁

To provide a thin film transistor array substrate and an active matrix type liquid crystal display device for simultaneously suppressing a back gate effect and the fluctuation of the characteristics of a thin film transistor due to an optical leakage current.例文帳に追加

バックゲート効果及び光リーク電流による薄膜トランジスタの特性の変動を同時に抑制する、薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置を提供する。 - 特許庁

A sub-array 12 includes a first MOS transistor PD1 for charging a main bit line MBL1, and a second MOS transistor PS1 for charging a sub-bit line SBL1_1.例文帳に追加

サブアレイ１２は、主ビット線ＭＢＬ１に充電するための第１のＭＯＳトランジスタＰＤ１と、副ビット線ＳＢＬ１＿１を充電するための第２のＭＯＳトランジスタＰＳ１とを含む。 - 特許庁

A memory cell array where a size of the MOS transistor is relatively small, and a peripheral circuit where the size of the MOS transistor is relatively large, are formed on the semiconductor substrate 10.例文帳に追加

半導体基板１０上には、ＭＯＳトランジスタのサイズが相対的に小さいメモリセルアレイ部と、該ＭＯＳトランジスタのサイズが相対的に大きい周辺回路部とが形成される。 - 特許庁

THIN-FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ARRAY SUBSTRATE INCLUDING IT, DISPLAY DEVICE AND DRIVING SYSTEM THEREFOR例文帳に追加

薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 - 特許庁

When a depression Tr(transistor) due to excess erase exists on respective bit lines of the memory cell array, only '1' is outputted from the output data.例文帳に追加

メモリセルアレイの各ビット線に過消去によるディプレッションＴｒがあると、出力データからは"１"しか出力されない。 - 特許庁

To provide a thin film transistor array substrate and its manufacture method capable of simplifying a substrate structure and a manufacture process.例文帳に追加

基板構造及び製造工程を単純化させることができる薄膜トランジスタアレイ基板及びその製造方法を提供する。 - 特許庁

A thin film transistor layer 34 provided with thin film transistors 33 is formed on the liquid crystal layer 17 side of a color filter layer 30 on an array substrate 15.例文帳に追加

アレイ基板15上のカラーフィルタ層30の液晶層17側に薄膜トランジスタ33を備えた薄膜トランジスタ層34を形成する。 - 特許庁

The selection wiring 89 is embedded in a protective insulating film 32 and a planarizing film 33 on the surface of the transistor array substrate 50.例文帳に追加

選択配線８９はトランジスタアレイ基板５０の表面の保護絶縁膜３２及び平坦化膜３３に埋設されている。 - 特許庁

The dummy access transistor ATRd is turned on in response to activation of column selection lines CSL1 to CSLm of a corresponding memory cell array.例文帳に追加

ダミーアクセストランジスタＡＴＲｄは、対応するメモリセル列のコラム選択線ＣＳＬ１〜ＣＳＬｍの活性化に応答してオンする。 - 特許庁

To provide a method for manufacturing a thin-film transistor array substrate which simplifies a substrate structure and a manufacturing process to be made simple.例文帳に追加

基板の構造及び製造工程を単純化させることができる薄膜トランジスタアレイ基板の製造方法を提供する。 - 特許庁

To provide a thin-film transistor array substrate wherein a circuit area can be made small, to provide a manufacturing method therefor, and to provide a display device.例文帳に追加

回路面積を小さくすることが可能な薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること - 特許庁

To provide a thin film transistor (TFT) array substrate and a manufacture method thereof capable of reducing the number of masking processes.例文帳に追加

本発明はマスク工程数を節減することができる薄膜トランジスタ・アレイ基板及びその製造方法に関するものである。 - 特許庁

To make it possible to use a common member without requiring members corresponding to different layouts of TFT (thin film transistor) array substrates.例文帳に追加

ＴＦＴアレイ基板の異なるレイアウトに対応した部材を要することなく共通の部材の使用を可能とすること。 - 特許庁

To simplify a process for manufacturing a liquid crystal display with a COT (color filter formed on thin-film transistor) structure with a color filter formed on an array substrate.例文帳に追加

カラーフィルターをアレイ基板に形成したＣＯＴ構造の液晶表示装置を製作する際、工程を単純化する。 - 特許庁

To suppress the increase in line defect even in the case that a liquid crystal display device receives a peeling electrification before completion of an array part of a thin film transistor.例文帳に追加

薄膜トランジスタのアレー部分の完成までに剥離帯電を受けた場合にも、線欠陥不良の増加を抑える。 - 特許庁

To provide a liquid crystal display device with an integrated amorphous silicon thin-film transistor drive array which solves a signal distortion problem.例文帳に追加

信号歪曲問題を解決した集積アモルファスシリコン系薄膜トランジスタドライブ列を有する液晶表示装置を提供する。 - 特許庁

Sub-pixel electrodes 20a are arrayed along respective common wires 91 on the surface of the transistor array substrate 50.例文帳に追加

また、トランジスタアレイ基板５０の表面には、サブピクセル電極２０ａが各共通配線９１に沿うように配列されている。 - 特許庁

To enhance a numerical aperture without increasing a risk of leakage and crosstalk between wirings in a thin-film transistor (TFT) array substrate.例文帳に追加

ＴＦＴアレイ基板において、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させる。 - 特許庁

To provide a transistor array substrate in which efficient test can be made without any particular complicated working/treatment such as wire connection.例文帳に追加

結線等の特に複雑な加工・処理をせずとも効率よく検査することができるトランジスタアレイ基板を提供すること。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory sub-array with a memory cell unit, constituted of a series connection of a memory cell with one floating gate and one select transistor and a transistor, wherein the gate oxide film of a gate line driving transistor STD of a select transistor is thinner than a gate oxide film of a control gate line driving transistor CGD.例文帳に追加

１個の浮遊ゲートを持つメモリセルと１個のセレクトトランジスタとの直列接続から構成されるメモリセルユニットを有するメモリサブアレイと、セレクトトランジスタのゲート線駆動用トランジスタＳＴＤのゲート酸化膜厚の方が、コントロールゲート線駆動用トランジスタＣＧＤのゲート酸化膜厚よりも薄いトランジスタで構成される不揮発性半導体記憶装置である。 - 特許庁

As for the reflection and transmission type liquid crystal display device, the structure of an array substrate for prevention against a leak current generated in an active channel constituted for a thin film transistor of, specially, a reflection and transmission type array substrate and the opening rate improvement of the array substrate is disclosed.例文帳に追加

本発明は反射透過型液晶表示装置に関し、特に反射透過型アレー基板の薄膜トランジスタに構成されるアクティブチャネルで発生する漏れ電流防止とアレー基板の開口率改善のためのアレー基板の構造に関する。 - 特許庁

In the semiconductor device, a plurality of memory cells each composed of a memory transistor having a floating gate electrode FG and a control transistor connected to the memory transistor in series are arranged in an array shape in X and Y directions on the main surface of a semiconductor substrate.例文帳に追加

フローティングゲート電極ＦＧを有するメモリトランジスタとこのメモリトランジスタに直列に接続された制御トランジスタとで構成されたメモリセルを、半導体基板の主面にＸ方向およびＹ方向にアレイ状に複数配列させる。 - 特許庁

A memory cell in the memory cell array is provided with a floating gate type cell transistor CT for storing charges in a floating gate to store data, and a selection gate transistor having a drain connected to the source of the cell transistor and a source connected to a source line SL.例文帳に追加

上記メモリセルアレイ中のメモリセルは、フローティングゲートに電荷を蓄積してデータを記憶するフローティングゲート型のセルトランジスタＣＴと、ドレインが上記セルトランジスタのソースに接続され、ソースがソース線ＳＬに接続された選択ゲートトランジスタとを有する。 - 特許庁

A second conducting pattern formed in a cell array region and an MOS transistor region, a dielectric film 11 and a first conducting pattern are continuously patterned, and a gate pattern of a cell transistor and a gate pattern of an MOS transistor are simultaneously formed.例文帳に追加

セルアレー領域及びＭＯＳトランジスタ領域に形成された第２導電膜パターン、誘電体膜１１及び第１導電膜パターンを連続的にパタニングしてセルトランジスタのゲートパターン及びＭＯＳトランジスタのゲートパターンを同時に形成する。 - 特許庁

To provide a multi-domain vertical alignment type liquid crystal display which has projection parts and slits formed only in a thin film transistor array.例文帳に追加

薄膜トランジスタアレイだけに突出部とスリットとを形成されたマルチドメイン垂直配向型液晶ディスプレイを提供することである。 - 特許庁

MANUFACTURING METHOD FOR THIN FILM TRANSISTOR ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME MANUFACTURED BY THE METHOD例文帳に追加

薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置 - 特許庁

Further, when designing a thin-film transistor array section, the degree of freedom is extremely high in terms of design since an opening region is not restricted.例文帳に追加

さらに、薄膜トランジスタアレイ部を設計するにおいて、開口領域の制約がないために、設計上、自由度が非常に高い。 - 特許庁