「transistor array」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.例文帳に追加

メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁

To provide a thin film transistor ("TFT") array panel provided with a structure capable of suppressing a leakage current occurring in back light without increasing the number of times of photoetching stages.例文帳に追加

フォトエッチング工程の回数を増加することなく、バックライト光に起因する漏洩電流を抑制できる構造を備えた、薄膜トランジスタ表示板を提供する。 - 特許庁

In the semiconductor memory device 1, a back gate electrode 21 is arranged in the cell array section CA and the gate electrode 22 of a field effect transistor 25 in the peripheral circuit section SC.例文帳に追加

半導体記憶装置１において、セルアレイ部ＣＡにはバックゲート電極２１を設け、周辺回路部ＳＣには電界効果トランジスタ２５のゲート電極２２を設ける。 - 特許庁

To prevent fluctuation of sensor output voltage by variations in characteristics of a thin film transistor in a display panel including a pixel with built-in optical sensor set in array.例文帳に追加

光センサが組み込まれた画素をアレイ状に配置した表示パネルにおいて、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するのを防止する。 - 特許庁

In the memory cell array, a phase change film 8 is prepared on a transistor through an insulating film 5, a thermal buffer film 14 is prepared on the phase change film 8 through the insulating film.例文帳に追加

メモリセルアレイでは、トランジスタ上に絶縁膜５を介して相変化膜８が設けられ、相変化膜８上に絶縁膜を介して熱バッファ膜１４が設けられる。 - 特許庁

To provide a thin film transistor array having a shape advantageous for forming a gate insulating film or an interlayer dielectric having an opening, and to provide its manufacturing method.例文帳に追加

開口部を有するゲート絶縁膜や層間絶縁膜を形成する際に有利な形状を有する薄膜トランジスタアレイ及びその製造方法を提供すること。 - 特許庁

To provide a method for producing a thin film transistor array substrate using low resistance wiring, with which a high display quality can be provided, within a little photoengraving processes with high yield.例文帳に追加

高表示品質が得られる低抵抗配線を用いた薄膜トランジスタアレイ基板を少ない写真製版工程で、高歩留まりで製造する方法を実現する。 - 特許庁

When forming an organic luminescent section on a thin-film transistor array substrate 100, a cathode 132, a luminous layer 146, and an anode 150 are formed in this order.例文帳に追加

本発明は、薄膜トランジスタアレイ基板１００に有機発光部を構成する際に、陰極１３２、発光層１４６、陽極１５０の順に構成することを特徴とする。 - 特許庁

To provide a thin film transistor (TFT) array substrate in which driving margin is increased and a sufficiently large contact area between conductive materials is provided in a contact portion, and a method of fabricating the same.例文帳に追加

駆動マージンが増加し、コンタクト部で導電物質間十分なコンタクト面積が確保された薄膜トランジスタアレイ基板及びその製造方法を提供する。 - 特許庁

To provide a flat panel x-ray imager reducing ghosting effects and providing overvoltage protection by appropriate leakage current characteristics of the thin-film transistor array.例文帳に追加

薄膜トランジスタアレイの適宜の漏洩電流特性によってゴースト発生効果を減少させ且つ過剰電圧保護を与えるフラットパネルＸ線イメージャを提供する。 - 特許庁

Regarding the lower wiring 12 as well, the upper wiring 11 at the lower stage is connected to the transistor near the array of the TMR elements compared to the upper wiring 11 at the upper stage.例文帳に追加

下部配線１２に関しても、下段の上部配線１１は、上段の上部配線１１に比べ、ＴＭＲ素子のアレイに近いトランジスタに接続される。 - 特許庁

The temperature control achieves a condition clarifying the transistor characteristics of the TFT substrate and increases the intensity of a detection signal, thereby allowing inspection in the array process.例文帳に追加

温度制御により、ＴＦＴ基板のトランジスタ特性を顕著化させた状態とし、検出信号強度を高めることでアレイ工程での検査を可能とする。 - 特許庁

The liquid crystal display panel is provided with the color filter substrate and the thin-film transistor array substrate, which are disposed parallel to each other and a liquid crystal layer between the substrates.例文帳に追加

本発明の液晶ディスプレイパネルは、並行に配置されたカラーフィルタ基板と薄膜トランジスタアレイ基板、及びそれらの基板の間の液晶層を備えている。 - 特許庁

An optoelectronic device has, on a TFT array substrate (10), a pixel electrode (9a), a TFT(thin film transistor) (30) connected with the pixel electrode and a data line (6a) connected with the TFT.例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、これに接続されたデータ線（６ａ）とを備える。 - 特許庁

Drive circuit parts (resistances R1, R2, R3, power transistor array 10 and the like) forming a drive circuit for injectors are fixedly mounted on the flexible wiring board 20.例文帳に追加

各インジェクタ用の駆動回路を構成する駆動回路系部品（抵抗Ｒ１，Ｒ２，Ｒ３及びパワートランジスタアレイ１０等）が、フレキシブル配線基板２０に実装固定される。 - 特許庁

A transistor N10 is connected between a tangent line node ND1 connected to a memory cell array MCA and a resistor R1 constituting a voltage detecting circuit VDC.例文帳に追加

メモリセルアレイＭＣＡに接続される接続ノードＮＤ１と、電圧検出回路ＶＤＣを構成する抵抗Ｒ１の相互間には、トランジスタＮ１０が接続されている。 - 特許庁

A memory cell transistor having a tunnel oxide film 18 having a first film thickness and a first gate electrode is formed on a semiconductor substrate 14 of the cell array region.例文帳に追加

セルアレイ領域の半導体基板１４上には、第１の膜厚を持つトンネル酸化膜１８、及び第１ゲート電極を有するメモリセルトランジスタが形成されている。 - 特許庁

Even if the power window device 10 is immersed in the water, the first and second relay 22 and 24, and the transistor array TA1 are protected by the molded member 31, so that they are prevented from becoming wet.例文帳に追加

パワーウインドウ装置１０が水に浸かっても、第１及び第２リレー２２、２４、トランジスタアレーＴＡ１は、モールド部材３１にて保護されるため水に濡れない。 - 特許庁

To realize a non-destruction read-out by which signal electric charges can be read out without destruction when the signal of a memory array constituted of a capacitor and a switching transistor.例文帳に追加

容量とスイッチングトランジスタで構成されるメモリアレイの信号を読み出すときに信号電荷を破壊することなく読み出すことが可能な非破壊読み出しを実現する。 - 特許庁

The transistors of an output buffer transistor group 20 of a gate array structure are so structured as to be electrically isolated from each other, whereby the body potentials of the transistors are set independent.例文帳に追加

ゲートアレイ構成の出力バッファ用トランジスタ群２０の各トランジスタを電気的に分離する構成を用いて各トランジスタのボディ電位を独立なものとする。 - 特許庁

To provide a contact arrangement that can lower the resistance of a selective transistor line and a source line in a NAND type flash memory array, and its manufacturing method.例文帳に追加

ＮＡＮＤ型フラッシュメモリアレイにおいて、選択トランジスタ線及びソース線の低抵抗化をはかることのできる接触機構及びその製造方法を提供する。 - 特許庁

A semiconductor memory device includes a memory cell array 1 including a memory cell transistor MC, an output latch circuit 3, a dummy memory cell (DC) 6, a CMOS inverter 4, and a read control circuit 5.例文帳に追加

メモリセルトランジスタＭＣを有するメモリセルアレイ１と、出力ラッチ回路３と、ダミーメモリセル（ＤＣ）６と、ＣＭＯＳインバータ４および読み出し制御回路５とを有する。 - 特許庁

The liquid crystal display device is composed of an array substrate 2 and a counter substrate 3, and the array substrate 2 comprises: a scanning line (gate line 43) and a signal line 42; a switching device (pixel transistor 41); a pixel electrode 23; and an auxiliary capacitance line 44.例文帳に追加

アレイ基板２と対向基板３とから構成される液晶表示装置であって、アレイ基板２は、走査線（ゲート線４３）及び信号線４２、スイッチング素子（画素トランジスタ４１）、画素電極２３、及び補助容量線４４を有する。 - 特許庁

To provide a TFT(thin film transistor) array substrate in which the short circuit failure between adjacent wirings or the like can be recognized in the defect inspecting process of the TFT array substrate and, moreover, a correct inspected result can be obtained when a GS(group separator) short circuit failure is caused.例文帳に追加

ＴＦＴアレイ基板の欠陥検査工程において、隣接する配線間の短絡不良等が認識でき、さらにＧＳショート不良の発生時にも正確な検査結果を得ることができるＴＦＴアレイ基板を提供する。 - 特許庁

The control circuit includes a first transistor with a gate that is controlled by a reference signal, and a current mirror circuit that is coupled to drive a control line (column line, for example, ) in the array with a current for mirroring a current that passes through the first transistor.例文帳に追加

制御回路は基準信号に制御されるゲートを有する第１のトランジスタと、第１のトランジスタを通る電流をミラーする電流でアレイの制御線（たとえばコラム線）を駆動するように結合する電流ミラー回路とを含む。 - 特許庁

The film thickness (second film thickness) of a gate insulating film of a transistor constituting a data line driving circuit (4) is less than the film thickness (first film thickness) of a gate insulating film of a transistor constituting a scanning line drive circuit (1), a pixel array (2) and a buffer (3).例文帳に追加

データ線駆動回路（４）を構成するトランジスタのゲート絶縁膜の膜厚（第２の膜厚）を、走査線駆動回路（１），画素アレイ（２）ならびにバッファ（３）を構成するトランジスタのゲート絶縁膜の膜厚（第１の膜厚）よりも薄く設定する。 - 特許庁

The semiconductor memory device includes the sense amplifier, a plurality of memory cell arrays, a shared MOS transistor for connecting or disconnecting bit lines provided in the sense amplifier and the memory cell array, and a control circuit for controlling the operation of shared MOS transistor.例文帳に追加

半導体記憶装置は、センスアンプと、複数のメモリセルアレイと、センスアンプとメモリセルアレイが備えるビット線間を接続または切断するためのシェアードＭＯＳトランジスタと、シェアードＭＯＳトランジスタの動作を制御するための制御回路とを有する。 - 特許庁

To provide a thin film transistor in which degradation by heat generation is prevented by suppressing the temperature rise of the thin film transistor and to improve the reliability of a liquid crystal image display device by forming an array substrate by using it.例文帳に追加

薄膜トランジスタの温度上昇を抑制して、発熱による劣化を防ぐことができる薄膜トランジスタを提供し、また、それを用いてアレイ基板を形成することにより、液晶画像表示装置の信頼性を向上させることを目的とする。 - 特許庁

At the timing of stopping the discharge of charges stored in a photodiode PD by a discharge transistor TR_OFG in order to enter the exposure period of a pixel array part, a selection pulse SEL for operating a selection transistor TR_SEL is generated as for a selection pulse line SEL for the pixels of a dummy row not contributing to images among pixels configuring the pixel array part.例文帳に追加

画素アレイ部の露光期間に入るため、排出トランジスタＴＲ＿ＯＦＧによりフォトダイオードＰＤに蓄積された電荷の排出が停止されるタイミングで、画素アレイ部を構成する画素のうち、画像に寄与しないダミー行の画素について、選択パルス線ＳＥＬより選択トランジスタＴＲ＿ＳＥＬを動作させるための選択パルスＳＥＬが発生される。 - 特許庁

The adapter card 1 comprises, in addition to the ID code setting switch 4 and an MPU 5, a transistor 6 for outputting an output signal from the MPU 5 to the disk array 3 via a signal line, and a bus switch 7 for switching the signal line connecting the transistor 6 and the disk array 3 to a conducting or nonconducting state according to a control signal from the MPU 5.例文帳に追加

アダプタカード１は、ＩＤコード設定スイッチ４及びＭＰＵ５の他に、ＭＰＵ５からの出力信号を信号線を介してディスクアレイ３へ出力するトランジスタ６と、トランジスタ６とディスクアレイ３とを結ぶ信号線をＭＰＵ５からの制御信号に応じて導通又は非導通に切り替えるバススイッチ７とを備えている。 - 特許庁

A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage.例文帳に追加

不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。 - 特許庁

A junction part including lead terminal rows 42 for output electrically connected to connection terminal rows 11 of a TFT (thin film transistor) array substrate 1, and a part covered with solder resist 7 are included on a part of a TCP (tape carrier package) 4 overlapping with the TFT array substrate 1.例文帳に追加

ＴＣＰ４のＴＦＴアレイ基板１と重なる部分に、ＴＦＴアレイ基板１の接続端子列１１と電気的に接続される出力用リード端子列４２を含む接合部分と、ソルダーレジスト７で覆われた部分とを有するようにした。 - 特許庁

SRAM ARRAY, SRAM CELL, MICROPROCESSOR, METHOD, AND SRAM MEMORY (SRAM MEMORY AND MICROPROCESSOR COMPRISING LOGIC PORTION REALIZED ON HIGH-PERFORMANCE SILICON SUBSTRATE AND SRAM ARRAY PORTION, INCLUDING FIELD EFFECT TRANSISTOR HAVING LINKED BODY AND METHOD FOR MANUFACTURING THEM)例文帳に追加

ＳＲＡＭアレイ、ＳＲＡＭセル、マイクロプロセッサ、方法、ＳＲＡＭメモリ（高性能シリコン基板に実現された論理部分と、連結されたボディを有する電界効果トランジスタを含むＳＲＡＭアレイ部分とを備えるＳＲＡＭメモリおよびマイクロプロセッサ、およびそれらの製造方法） - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

The transistor cell array section 13 includes output transistors NT1 to NT31 which are disposed for the purposes of correspondence to gradations 5bit (32 gradations), are composed of Nch MOS transistors, and generate prescribed output currents in 31-pieces array form in parallel.例文帳に追加

トランジスタセルアレイ部１３には、諧調５ｂｉｔ（３２階調）対応用として設けられ、Ｎｃｈ ＭＯＳトランジスタから構成され、所定の出力電流を生成する出力トランジスタＮＴ１乃至ＮＴ３１が並列して３１個アレイ状に設けられている。 - 特許庁

The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9.例文帳に追加

不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。 - 特許庁

A nonvolatile semiconductor memory device related to one embodiment includes: a memory cell array; a plurality of memory strings; a drain side selection transistor; a source side selection transistor; a plurality of word lines; a plurality of bit lines; a source line; a drain side selection gate line; a source side selection gate line; and a controlling circuit.例文帳に追加

一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、複数のメモリストリング、ドレイン側選択トランジスタ、ソース側選択トランジスタ、複数のワード線、複数のビット線、ソース線、ドレイン側選択ゲート線、ソース側選択ゲート線、及び制御回路を有する。 - 特許庁

The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.例文帳に追加

センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁

The thin film transistor array substrate of the liquid crystal display device includes a substrate 100, at least one thin film transistor, at least one scanning line, at least one storage capacitor, at least one data line 120b, and at least one pixel electrode 102a.例文帳に追加

液晶表示装置の薄膜トランジスタアレイ基板は、基板１００、少なくとも１つの薄膜トランジスタ、少なくとも１つの走査線、少なくとも１つの蓄積容量、少なくとも１つのデータ線１２０ｂ及び少なくとも１つの画素電極１０２ａを備える。 - 特許庁

In the semiconductor circuit adopting a gate array composed of arrayed basic cells each including a pair of PMOS transistor 11 and NMOS transistor 12 whose gates are mutually connected, only the NMOS transistor 12 is utilized as a circuit element, and the source and drain of the PMOS transistor 11, which is not utilized as the circuit element, are connected to the ground GND while the back gate is connected to the power supply Vdd.例文帳に追加

ゲートが相互に接続されたＰＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２とのペアを含む基本セルが配列されたゲートアレイを採用した半導体回路であって、ＮＭＯＳトランジスタ１２のみを回路素子として利用するとともに、回路素子として利用しないＰＭＯＳトランジスタ１１のソースとドレインをグラウンドＧＮＤに接続するとともにバックゲートを電源Ｖｄｄに接続した。 - 特許庁

To provide a method of manufacturing a thin film transistor array panel which realizes a lower cost and a further shortening of process time by further reducing the number of necessary masks and the number of processes.例文帳に追加

必要なマスクの数や工程数を更に減少させることで低コスト化や工程時間の更なる短縮を実現させる、薄膜トランジスタ表示パネルの製造方法を提供する。 - 特許庁

To provide an upper part luminescent type organic electroluminescent element with a thin film transistor array part and an organic luminescent part formed on separate substrates and then attached to each other.例文帳に追加

本発明は、薄膜トランジスタアレー部と有機発光部を別途の基板に構成した後これらを合着した上部発光式有機電界発光素子とその製造方法を提案する。 - 特許庁

The organic electroluminescent element is in dual plate structure in which a thin-film transistor array part is formed on a first substrate and an organic luminescent part is constituted on a second substrate stuck on the first substrate.例文帳に追加

本発明の有機電界発光素子は、第1基板に薄膜トランジスタアレー部を構成し、第1基板と合着される第2基板に有機発光部を構成する二重プレイト(dual plate)構造である。 - 特許庁

To provide wiring having a low resistance and simultaneously having excellent adhesive strength and a method of manufacturing the same, as well as a thin-film transistor array substrate having the wiring and a method of manufacturing the same.例文帳に追加

低抵抗を有すると同時に優れた接着力を有する配線及びその製造方法と、その配線を有する薄膜トランジスタアレイ基板及びその製造方法を提供する。 - 特許庁

To integrate a nonvolatile memory cell array and two kinds of MIS(metal insulator semiconductor) transistor circuits, which are different in the thickness of the gate insulator film in a simple process to exhibit desired characteristics, respectively.例文帳に追加

不揮発性半導体メモリセルアレイと共にゲート絶縁膜厚の異なる二種のＭＩＳトランジスタ回路をそれぞれ所望の特性を発揮させるべく、簡単な工程で集積形成する。 - 特許庁