「transistor array」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

In this manufacturing method, first, interlayer insulating films 15 of place where are to be cut or contact is to be performed are removed (Figure 1 (a)-2, Figure 1 (b)-2) by irradiating laser irradiation places for cutting with a ultraviolet laser beam whose wavelength is 355 nm from the surface side of a TFT (thin film transistor) array substrate.例文帳に追加

まず波長が３５５ｎｍである紫外光レーザを、ＴＦＴアレイ基板の表面側から照射することにより、カットおよびコンタクトさせる箇所の層間絶縁膜１５を除去する（図１(a)-2 、図１(b)-2 ）。 - 特許庁

To provide a semiconductor memory device in which an electrode at the lower layer section of a cell array section can simultaneously be formed with a gate electrode of a transistor in a peripheral circuit section and resistance of the electrode is low and to provide a manufacturing method of the semiconductor memory device.例文帳に追加

セルアレイ部の下層部分の電極を周辺回路部のトランジスタのゲート電極と同時に形成することができ、且つ、この電極の抵抗が低い半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method for preventing the deformation of a pattern in an STI region patterning process concerning a nonvolatile semiconductor integrated circuit device with a configuration where a plurality of transistor cells having a common gate are arranged like an array.例文帳に追加

共通ゲートを有する複数のトランジスタセルをアレー状に配置する構成を持つ不揮発性半導体集積回路装置において、ＳＴＩ領域のパターニング工程でのパターンの変形を防ぐ製造方法を提供する。 - 特許庁

By selectively depositing in the region of a gate electrode that is respectively provided in a set of a semiconductor, an insulator and a conductor and a set of source/drain electrodes and formed in the post-process, an array of a thin film transistor is formed.例文帳に追加

そして、半導体、絶縁体及び導電体、ソース及びドレイン電極の組にそれぞれ設けられ後の工程で形成されるゲート電極の領域に選択的に蒸着することによって、薄膜トランジスタのアレイを形成する。 - 特許庁

Contact holes 12 and 13 are formed and patterning formation of a pixel electrode 16a is performed and patterning of a current source line 18 and an electroluminescence line 19 is performed by an electrolytic plating method, to the surface layer of a prepared transistor array substrate 1.例文帳に追加

この製造したトランジスタアレイ基板１の表層に対して、コンタクトホール１２，１３を形成し、更に画素電極１６ａをパターニング形成し、電解メッキ法により電流源ライン１８及びＥＬライン１９をパターニングする。 - 特許庁

In the present invention, the gamma voltage selection is controlled by a reduced number of NMOS and PMOS transistors according to the characteristic of the NMOS and PMOS transistor, such that the layout area of the switch array is reduced.例文帳に追加

本発明では、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの特性に応じて、ガンマ電圧の選択が少数のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにより制御され、これによりスイッチアレイの面積を減少させている。 - 特許庁

Sub-pixel electrodes 20a are arrayed like a matrix on the surface of the transistor array substrate 50, and organic EL layers 20b are stacked on the sub-pixel electrodes 20a, and a counter electrode 20c is stacked on the organic EL layers 20b.例文帳に追加

トランジスタアレイ基板５０の表面にはサブピクセル電極２０ａがマトリクス状に配列され、サブピクセル電極２０ａに有機ＥＬ層２０ｂが積層され、有機ＥＬ層２０ｂに対向電極２０ｃが積層されている。 - 特許庁

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors.例文帳に追加

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。 - 特許庁

By setting of an array changing transistor 22 by software, it is made possible to freely allocate from which of high voltage terminals 2, 3 and 4, the display data 17, 18, and 19 to be output from the high voltage terminals 2, 3 and 4 can be output.例文帳に追加

ソフトウエアによる配列変換レジスタ２２の設定により、高耐圧端子２、３、４から出力される表示データ１７、１８、１９を、どの高耐圧端子２、３、４から出力させるかを自由に割り付けることを可能にする。 - 特許庁

It is an object of the selection transistor to reduce total capacitance of the bit line or control gate line, or to reduce disturbing conditions to which a sub array in which cells are grouped may be subjected during programming and/or deleting.例文帳に追加

選択トランジスタの目的は、ビット線又はコントロールゲート線の全体的キャパシタンスを低減すること、又はセルをグループ化したサブアレーが、プログラム及び／又は消去の間に受けるうる擾乱条件を抑制することになるであろう。 - 特許庁

For the surface layer of this manufactured transistor array substrate 1, contact holes 12 and 13 are formed, the patterning forming is carried out for a pixel electrode 16a, and the patterning is carried out for a current source line 18 and an EL line 19 by means of the electrolytic plating method.例文帳に追加

この製造したトランジスタアレイ基板１の表層に対して、コンタクトホール１２，１３を形成し、更に画素電極１６ａをパターニング形成し、電解メッキ法により電流源ライン１８及びＥＬライン１９をパターニングする。 - 特許庁

To provide a method for manufacturing a thin-film transistor array substrate wherein mobile ions are prevented from infiltrating into a semiconductor layer via gettering effect, neutralization, or the like when a low-grade glass is used for building the substrate.例文帳に追加

本発明は、低級なガラスを基板として使用する時にゲッタリング効果又は中和などの作用を介してモバイルイオンが半導体層に浸透することを防止できるようにした薄膜トランジスタアレイ基板の製造方法を提供する。 - 特許庁

The method for manufacturing a thin-film transistor array substrate comprises a process of forming a buffer layer on a substrate made of a low-grade glass and a process of building thin-film transistors and picture element electrodes, which include a semiconductor layer, on the buffer layer.例文帳に追加

本発明は、低級なガラスからなる基板上にバッファ層を形成する段階と、前記バッファ層上に半導体層を含む薄膜トランジスタ及び画素電極を形成する段階とを含めてなることを特徴とする。 - 特許庁

The NAND flash memory is provided with: a memory cell array 11 comprised of first, second, and third NAND blocks BK1, BK2, BK3 disposed in order in a first direction; first and second transfer transistor blocks 21 disposed in order in the first direction at a second direction crossing the first direction of the memory cell array 11.例文帳に追加

本発明の例に係わるＮＡＮＤ型フラッシュメモリは、第１方向に順番に配置される第１、第２及び第３ＮＡＮＤブロックＢＫ１，ＢＫ２，ＢＫ３から構成されるメモリセルアレイ１１と、メモリセルアレイ１１の第１方向に交差する第２方向の一端において第１方向に順番に配置される第１及び第２転送トランジスタブロック２１とを備える。 - 特許庁

To shorten a process time of, especially, a liquid crystal display device having a driving circuit mounted thereon and to prevent short-circuit between a common electrode of a color filter array substrate and a driving circuit part of a thin film transistor array substrate, with respect to the liquid crystal display device and a method of fabricating the same.例文帳に追加

本発明は、液晶表示装置及びその製造方法に係り、特に駆動回路が実装された液晶表示装置の工程時間を短縮すると共に、カラーフィルタアレイ基板の共通電極と薄膜トランジスタアレイ基板の駆動回路部との間の短絡を防止するための液晶表示装置及びその製造方法を提供する。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

Among them, M and N are natural numbers, and the second storage cells and the first transistors control whether the open circuit is formed between the corresponding bit line and sense amplifier, or not, and a write-in of a test result of the nonvolatile memory array is carried out by the second transistor and the enable line.例文帳に追加

その中で、ＭとＮは自然数であって、第２記憶セルと、第１トランジスタは、対応するビット線とセンス増幅器の間が開路であるか否かを制御し、第２トランジスタとエネイブル線とは、不揮発性メモリアレイのテスト結果を書き込む。 - 特許庁

To provide a new structure of a transistor array substrate that is advantageous to forming a double-cell gap and improved as to problem points of a conventional manufacturing method for a liquid crystal display device wherein a reflection electrode and a transparent electrode are vapor-deposited simultaneously.例文帳に追加

二重セルギャップの形成に有利で、反射電極及び透明電極を同時に蒸着する従来の液晶表示装置の製造方法による問題点を改善した、新たな構造のトランジスタアレイ基板の構造を提供すること。 - 特許庁

The optoelectronic device is provided with a TFT (thin film transistor) array substrate (10) and an counter substrate (20) which are constituted while holding liquid crystal (50) between them and is provided with pixel electrodes (9a) and scanning lines and data lines which are connected to the pixel electrodes via TFTs on the TFT substrate.例文帳に追加

電気光学装置は、液晶（５０）を挟持してなるＴＦＴアレイ基板（１０）及び対向基板（２０）と、ＴＦＴアレイ基板上に、画素電極（９ａ）と、これにＴＦＴを介して接続された走査線及びデータ線とを備えている。 - 特許庁

The thin film transistor array comprises a substrate, a gate electrode, gate wiring, a gate insulating film, a source electrode, source wiring, a drain electrode, a pixel electrode, a semiconductor, an interlayer dielectric having an opening, a capacitor electrode, capacitor wiring, and an upper pixel electrode.例文帳に追加

薄膜トランジスタアレイは、基板、ゲート電極、ゲート配線、ゲート絶縁膜、ソース電極、ソース配線、ドレイン電極、画素電極、半導体、開口部を有する層間絶縁膜、キャパシタ電極、キャパシタ配線及び上部画素電極を備えている。 - 特許庁

In a liquid crystal device 100, a ruggedness forming layer 13a and an upper layer film 7a each composed of photosensitive resins 13 and 7 are formed on the lower layer side of a light reflecting film 8a in an image display area 10a of a TFT(thin film transistor) array substrate 10.例文帳に追加

液晶装置１００において、ＴＦＴアレイ基板１０の画像表示領域１０ａには、光反射膜８ａの下層側に感光性樹脂１３、７からなる凹凸形成層１３ａおよび上層膜７ａが形成されている。 - 特許庁

When the number of erasure stored in the erasure counting circuit 107 exceeds a predetermined number of times, a memory control circuit 103 controls a temperature control circuit 105 to increase the temperature of the memory cell transistor array 101 by a temperature increasing mechanism.例文帳に追加

消去回数カウント回路１０７に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構によってメモリセルトランジスタアレイ１０１の温度を上昇させる。 - 特許庁

The low voltage differential signaling receiver unit must be equipped with the digital resistance composed of a transistor array instead of an external resistance, so characteristics of the signal are improved, the production stages are simplified, and it becomes easier to vary the resistance value.例文帳に追加

低電圧差動信号受信器は、外部抵抗の代わりにトランジスタアレイで構成されたデジタル方式の抵抗を具備しなければならないので、信号の特性が向上されるだけでなく、生産工程が容易になり、抵抗値の可変が容易になる。 - 特許庁

In the thin film transistor array substrate 100, a gate wiring comprising a gate line 121 and a gate electrode 123 is formed on an insulating substrate and a semiconductor layer 150 consisting of amorphous silicon is formed on a gate insulating film 140 covering the gate wiring.例文帳に追加

薄膜トランジスタアレイ基板１００には、絶縁基板上にゲート線１２１、ゲート電極１２３を含むゲート配線が形成され、これを覆うゲート絶縁膜１４０上には非晶質シリコンからなる半導体層１５０が形成されている。 - 特許庁

Reference potential precharge of a memory cell array 1 is performed by selecting a bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDAL connected to a control circuit 3.例文帳に追加

メモリセルアレイ１の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＡＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

The reference potential precharge of a memory cell array 2 is performed by selecting the bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDBL connected to a control circuit 3.例文帳に追加

メモリセルアレイ２の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＢＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

To provide a photoelectric conversion element where deviation in spreading of a detectable region is improved for high transistor sensitivity, and to provide a photosensor array where a plurality of photoelectric conversion elements are arrayed for a good balance in distribution range for detection sensitivity.例文帳に追加

検知可能領域の広がりの偏りを改善しつつ、高いトランジスタ感度を実現することができる光電変換素子、及び、該光電変換素子を複数配列し、受光感度の分布範囲のバランスの良好なフォトセンサアレイを提供する。 - 特許庁

To provide a semiconductor device the manufacturing processes of which can be simplified with thin film transistors of high performance and high reliability, and which has sources and drains of a low resistance; and to provide a manufacturing method thereof, a thin film transistor array substrate, and a liquid crystal display apparatus.例文帳に追加

製造工程を簡略化することができ、低抵抗のソース、ドレインを具備した高性能かつ高信頼性の薄膜トランジスタを有する半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供する。 - 特許庁

In the memory device having a floating gate type memory cell array transistor, a boosting ratio of a boost voltage-generating circuit is set to be variable so that a value of a boost voltage for driving a word line at the read time is constant in accordance with a level of a source voltage.例文帳に追加

フローティングゲート型のメモリセルアレイトランジスタを有するメモリデバイスにおいて、電源電圧のレベルに応じて読み出し時のワード線駆動用の昇圧電圧値が一定になるように、昇圧電圧発生回路の昇圧比を可変設定する。 - 特許庁

For this thin image forming device, an electron source array 4, formed with a dispersion system of fine particles of an electron emission material and a binder material, a thin-film transistor 9 and a cathode wiring pattern 2, are disposed in the recessed part of a support board, and a convergence electrode 18 is disposed on a projecting part of the support board.例文帳に追加

支持基板の凹部に、電子放出材料の微粒子とバインダー材料の分散系で構成される電子源アレイ４、薄膜トランジスタ９、カソード配線２を配設し、支持基板の凸部に集束電極１８を配設する。 - 特許庁

The semiconductor integrated circuit evaluating method includes selecting a transistor to be evaluated in an evaluation cell array which has a threshold voltage Vth deviating from distribution of 5σ (σ: standard deviation) with respect to the normal distribution curve of threshold voltages Vth.例文帳に追加

本発明の半導体集積回路評価方法においては、評価セルアレイ中の被評価トランジスタの閾値Ｖｔｈの電圧が、閾値Ｖｔｈ電圧の正規分布曲線に対して、５σ（σは標準偏差）以内の分布から外れたものを選別する。 - 特許庁

The semiconductor memory 50 comprises a word line WL, a global bit line GBL, and a local bit line LBL arranged while crossing one another, a memory cell array region 1 containing a plurality of ferroelectric memory cells 3 connected to the word line WL and local bit lines LBL, and a transfer gate transistor 4 arranged at the lower portion of the memory cell array region 1.例文帳に追加

この半導体記憶装置５０は、互いに交差するように配置されたワード線ＷＬとグローバルビット線ＧＢＬおよびローカルビット線ＬＢＬと、ワード線ＷＬおよびローカルビット線ＬＢＬに接続された複数の強誘電体メモリセル３を含むメモリセルアレイ領域１と、メモリセルアレイ領域１の下方に配置されたトランスファゲートトランジスタ４とを備えている。 - 特許庁

The electrooptical device is provided with a pixel electrode (9a), a TFT(thin film transistor 30) connected thereto and a capacitive line (300) on a picture display region of a TFT array substrate (10) and further is provided with a data line (6a) and a scanning line (3a) connected to the TFT.例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上の画像表示領域に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）及び容量線（３００）を備え、更にＴＦＴに接続されたデータ線（６ａ）及び走査線（３ａ）を備える。 - 特許庁

To provide a photoelectric conversion element realizing a high transistor sensitivity while improving shifted spreading of a detectable region, a photosensor array comprising a plurality of the photoelectric conversion elements and excellent in balance of light receiving sensitivity distribution range, and a two-dimensional reader.例文帳に追加

検知可能領域の広がりの偏りを改善しつつ、高いトランジスタ感度を実現することができる光電変換素子、該光電変換素子を複数配列し、受光感度の分布範囲のバランスの良好なフォトセンサアレイおよび２次元画像の読取装置を提供する。 - 特許庁

Source/drain electrodes are made into interdigital shape; width of the drain electrode is made shorter than that of the source electrode; and roots of the drain electrode or of source/drain electrodes are made tapered; thereby the electrical resistance increase is suppressed, and the yield is improved for the thin-film transistor array.例文帳に追加

ソース・ドレイン電極をクシ型とし、ドレイン電極の幅をソース電極の幅より細くし、ドレイン電極あるいはソース・ドレイン電極の根元をテーパー状にすることにより、電気抵抗の増大を抑制し、かつ歩留まりを向上した薄膜トランジスタアレイ。 - 特許庁

The transmissive liquid crystal device comprises a birefringent structural body 9 equipped with light reflection bodies 9a aligned in stripes with a pitch shorter than the wavelength of the light incident on the liquid crystal layer 50 formed on a TFT(thin film transistor) array substrate 10 on the observer's side.例文帳に追加

本発明の透過型液晶装置は、視認側のＴＦＴアレイ基板１０に、液晶層５０に入射する光の波長よりも小さいピッチでストライプ状に配列された光反射体９ａを具備する構造複屈折体９が形成されている。 - 特許庁

To provide a thin film transistor array substrate, a manufacturing method of the same and a fringe field switching (FFS) mode liquid crystal display device, which can reduce the number of photolithography processes without using a semi-transparent mask and prevent disconnection.例文帳に追加

ＦＦＳモードの液晶表示装置において、半透過マスクを用いることなくフォトリソグラフィー工程数を削減することができ、さらに断線を防止することができる薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置を提供すること - 特許庁

In a TFT (Thin Film Transistor) array board 11, as the component material for gate wiring 13 and a gate electrode 17, the silver alloy material consisting essentially of silver and comprising at least one or more kinds of elements selected from tin, zinc, lead, bismuth, indium and gallium is used.例文帳に追加

ＴＦＴアレイ基板１１において、ゲート配線１３およびゲート電極１７を構成材料として、銀を主成分とし、少なくとも、錫、亜鉛、鉛、ビスマス、インジウム、ガリウムから選ばれる１種類以上の元素を含む銀合金材料を用いる。 - 特許庁

To provide a thin-film transistor array substrate that can advance a viewing angle while the substrate structure and manufacturing process are simplified, a liquid crystal display panel having the same, and its manufacturing method and a method for manufacturing the liquid crystal display panel.例文帳に追加

本発明の目的は基板構造及び製造工程を単純化することと同時に視野角を進めることができる薄膜トランジスタアレイ基板、それを持つ液晶表示パネル、その製造方法及び液晶表示パネルの製造方法を提供するものである。 - 特許庁

To solve such a problem that because UV rays are shielded by a protective film and a dielectric layer on a thin-film transistor array substrate, only the rays incident in a lateral direction enter a sealant and a part of the sealant adjacent to an electronic ink layer cannot be cured completely.例文帳に追加

保護膜および薄膜トランジスタアレイ基板上の誘電層が紫外線を遮蔽するため側面方向から入射してきた光線のみが封止材に入射し電子インク層側壁近傍の一部の封止材を完全に硬化させることができない。 - 特許庁

Then, the transistor array substrate 2 is dipped in a silazane compound solution to form a silazane compound film on a surface layer and the silazane compound is hydrolyzed and condensed to form a wetted variable film 30 with a fluoroalkyl group coupled with a main chain of silicon and oxygen.例文帳に追加

次に、このトランジスタアレイ基板２をシラザン化合物溶液に浸漬することで、シラザン化合物の膜を表層に形成し、シラザン化合物を加水分解縮合させて、珪素と酸素との主鎖にフルオロアルキル基が結合した濡れ性可変膜３０を形成する。 - 特許庁

In the CMOS image sensor, drive of the unit pixel is controlled such that the reset transistor 64 resets the charge in the floating diffusion regions 63 in every plurality of rows not neighboring to one another in the pixel array part before transfer of charge by the transfer gate 62.例文帳に追加

そして、CMOSイメージセンサにおいては、転送ゲート６２による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、リセットトランジスタ６４による浮遊拡散領域６３の電荷をリセットするように単位画素の駆動が制御される。 - 特許庁

In the array substrate of a capacity coupling-drive liquid crystal panel, an accumulation capacity electrode forming accumulated capacitance between the electrode and a scanning electrode is formed on a layer different from that of a thin film transistor and, also, is formed with the same composition as that of a pixel electrode on the same layer as that of the pixel.例文帳に追加

容量結合駆動液晶パネルのアレイ基板において、走査信号線との間に蓄積容量を形成する蓄積容量電極を、薄膜トランジスタと異なる層に形成すると共に、画素電極と同一層において同一組成で形成する。 - 特許庁

This optoelectronic device is provided with a pixel electrode (9a) and a TFT(thin film transistor) (30) which is connected to the pixel electrode and a scanning line (3a) which is connected to the TFT and a built-in light shielding films (300, 6a) which covers at least a channel region from the upper side, on a TFT array substrate (10).例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、これに接続された走査線（３ａ）と、少なくともチャネル領域を上側から覆う内蔵遮光膜（３００、６ａ）とを備える。 - 特許庁

A difference voltage between a forward voltage VFL of the element array L and a driving voltage Vd is applied to the collector terminal, and even if its value is large, since the protective transistor Q limits an input voltage into the driver IC 28, heat generation of the driver IC can be suppressed.例文帳に追加

コレクタ端子には、素子列Ｌの順方向電圧ＶＦＬと駆動電圧Ｖｄとの差分の電圧がかかるが、その値が大きくても、保護用トランジスタＱによってドライバＩＣ２８への入力電圧が制限されるので、ドライバＩＣの発熱が抑えられる。 - 特許庁