「transistor array」に関連した英語例文の一覧と使い方(10ページ目)

ＮＡＮＤメモリーアレイは、第１選択ラインに連結された第１選択トランジスターと、第２選択ラインに連結された第２選択トランジスターと、ワードライン等に各々連結され、第１及び第２選択トランジスターの間に直列に連結されたメモリーセル等と、そして、第１選択ラインに電気的に連結されたストラッピングラインを含む。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

In each memory cell unit, a memory cell array consisting of a series connection in the array direction of a predetermined number of memory cell transistors MC capable of electrical writing and erasure of data has one end connected with a bit line BL through a first select gate transistor and the other end connected with a source line SL through a second select gate transistor SGS.例文帳に追加

各メモリセルユニットは、電気的なデータの書き込みおよび消去が可能な所定個のメモリセルトランジスタＭＣを列方向に直列に接続したメモリセル列の、その一端が第１の選択ゲートトランジスタを介してビット線ＢＬに接続され、他端が第２の選択ゲートトランジスタＳＧＳを介してソース線ＳＬに接続されている。 - 特許庁

In a structure wherein a color filter is formed at an upper part of a thin film transistor array, a black matrix is formed at the upper part of the thin film transistor array, a gate wiring and a data wiring using an opaque organic resin and first and second transparent pixel electrodes are respectively formed at an upper part and a lower part of the color filter as a center in a pixel part.例文帳に追加

薄膜トランジスタアレイの上部にカラーフィルターを構成する構造により、薄膜トランジスタとゲート配線及びデータ配線の上部に不透明な有機樹脂でブラックマトリックスを形成し、画素にはカラーフィルターを中心として上部と下部に各々第１透明画素電極及び第２透明画素電極を形成する。 - 特許庁

The display device has a 1st array with individual display elements and a 2nd array of control transistors for the display elements, and each control transistor is formed having a band gap of such size that transmissivity is obtained in the visible spectrum range.例文帳に追加

個別表示素子付の第１のアレイと、表示素子用の制御トランジスタの第２のアレイとを有する表示装置において、制御トランジスタは、可視スペクトル領域内で透過性であるような大きさのバンドギャップで形成されている。 - 特許庁

The ferroelectric memory 1000 of this invention is provided with a sheet-like device 100 having a memory cell array 102 including a ferroelectric capacitor 20 and a circuit part 104 including a thin film transistor formed above the memory cell array 102.例文帳に追加

本発明の強誘電体メモリ１０００は、強誘電体キャパシタ２０を含むメモリセルアレイ１０２と、前記メモリセルアレイ１０２の上方に形成された薄膜トランジスタを含む回路部１０４と、を有するシート状デバイス１００を含む。 - 特許庁

In addition, in order to surely inject the tunnel current Im into the base electrode B of the transistor 11, an array of the transistor 11 and trigger element is formed by providing a low-resistance layer in a semiconductor substrate.例文帳に追加

また、確実に、トンネル電流Imを寄生バイポーラトランジスタ１１のベース電極Ｂに注入するため、半導体基板内に低抵抗層を設けること、寄生バイポーラトランジスタ１１とトリガ素子との配列を工夫することを提案する。 - 特許庁

In an SRAM cell array to be formed on a semiconductor layer on an insulating layer, the bodies of an access transistor and a driver transistor of each cell are isolated in units of cells through trench isolation reaching up to the insulating layer (perfect isolation).例文帳に追加

絶縁体層上の半導体層に形成されるＳＲＡＭセルアレイにおいて、各セルのアクセストランジスタおよびドライバトランジスタのボディーを、絶縁体層にまで達するトレンチ分離（完全分離）によってセル毎に分離する。 - 特許庁

A pair of bit lines are connected to a sense amplifier through an N channel type transistor, memory cells constituting a memory cell array are connected to the bit line pair, and the gate voltage of the N channel type transistor is set lower than a voltage obtained by adding the threshold value voltage amount of the N channel type transistor to the driving voltage of the memory cells.例文帳に追加

センスアンプは、センスアンプに一対のビット線対がＮチャネル型トランジスタ対を介して接続され、ビット線対には、メモリセルアレイを構成するメモリセルが接続され、Ｎチャネル型トランジスタのゲート電圧は、メモリセルの駆動電圧にＮチャネル型トランジスタのしきい値電圧分を加えた電圧よりは低い電圧に設定されている。 - 特許庁

This semiconductor integrated circuit comprises a power transistor arranged in a transverse direction, an array of the contact pads for power supply distributed on the transistor, means for providing current which is dispersed mainly vertically from the contact pads to the transistor, and means for connecting the power supply to each contact pad.例文帳に追加