「transistor array」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

At this time, after all steps for the thin film transistor array and the color filter are completed, a gate pad and a data pad to be formed at respective one ends of the gate wiring and the data wiring are exposed so that the gate pad or the data pad is not exposed to the chemicals for patterning the color filter.例文帳に追加

この時、前記ゲート配線及びデータ配線の一端に形成するゲートパッドまたはデータパッドが前記カラーフィルターをパターニングする薬液によって露出しないように、薄膜トランジスタアレイ及びカラーフィルター工程をすべて完了した後、最後の工程で前記ゲートパッド及びデータパッドを露出する。 - 特許庁

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR.例文帳に追加

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。 - 特許庁

This optoelectronic device is provided with a pixel electrode (9a) and a TFT(thin film transistor) (30), which is connected to the pixel electrode and a source lead electrode and a drain lead electrode which are electrically connected respectively to the source region and the drain region of the TFT on a TFT array substrate (10).例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、ＴＦＴのソース領域及びドレイン領域に夫々電気的に接続されたソース引き出し電極及びドレイン引き出し電極とを備える。 - 特許庁

The solid-state imaging device has a pixel section where pixel sharing units are arranged in an array pattern, and transfer wires 35-38 that are connected with transfer gate electrodes of each transfer transistor on the pixel sharing units and are extended in a horizontal direction when viewed from above, while being arranged in parallel in a vertical direction.例文帳に追加

画素共有単位がアレイ状に配列された画素部と、画素共有単位の各転送トランジスタの転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線３５〜３８を有する。 - 特許庁

A radiation imaging device 1 includes, in a pixel portion 12, a photoelectric conversion part 111 including a pixel transistor and a photodiode, an insulation film 112, a protective film 113, a second substrate 114, a lens array 115, a planarization film 116, and a scintillator layer 117 in this order on a first substrate 11.例文帳に追加

放射線撮像装置１は、画素部１２において、第１基板１１上に、画素トランジスタおよびフォトダイオードを含む光電変換部１１１、絶縁膜１１２、保護膜１１３、第２基板１１４、レンズアレイ１１５、平坦化膜１１６およびシンチレータ層１１７がこの順に設けられている。 - 特許庁

To prevent breakdowns of an insulating film between stacked gates and a gate insulating film of a transistor in an NAND cell, even if an etching residue of a polysilicon film for forming a floating gate is generated in the column direction along a projection side face of an STI region at an end in the row direction of a cell array of an NAND type flash memory.例文帳に追加

NAND型フラッシュメモリのセルアレイの行方向端におけるSTI 領域の突出側面に沿って列方向に浮遊ゲート形成用ポリシリコン膜のエッチング残りが発生しても、NANDセル内のトランジスタの積層ゲート間絶縁膜およびゲート絶縁膜の破壊を防止する。 - 特許庁

In the transistor array panel 1, a plurality of gate lines 3 and a plurality of data lines 4 are insulated from each other and lie orthogonal to each other; a plurality of thin film transistors 5 is located at each intersection part of them; a gate 31 is connected to a gate line 3; and a source 37 is connected to a data line 4.例文帳に追加

トランジスタアレイパネル１においては、複数のゲートライン３と複数のデータライン４とが互いに絶縁されて直交し、これらの各交差部に複数の薄膜トランジスタ５がそれぞれ配置され、ゲート３１がゲートライン３に接続され、ソース３７がデータライン４に接続されている。 - 特許庁

To provide a liquid crystal display LCD device and a method for fabricating the same, wherein the fabrication time and costs can be reduced by applying a photoresist with two different heights subjected to a diffraction exposure process and a lift-strip process of the photoresist and forming a thin film transistor array substrate by three times of mask process.例文帳に追加

回折露光工程を通した二重段差のフォトレジスト及びフォトレジストのリフト-ストリップ工程を適用し、３回のマスク工程で薄膜トランジスタアレイ基板を形成することで、工程時間及び工程単価を節減できる液晶表示素子及びその製造方法を提供する。 - 特許庁

The array substrate for the liquid crystal display device is formed by arranging thin-film transistor (TFT) sections within respective pixel regions in the central sides of unit pixels, by substituting source electrodes and gate electrodes respectively for data lines and gate lines and by parting drain electrodes apart the prescribed spacing from the data lines.例文帳に追加

本発明は、液晶表示装置のアレー基板において、各画素領域内の薄膜トランジスタ部を単位ピクセルの中央側部に配置して、ソース電極及びゲート電極を各々データライン及びゲートラインに代替し、ドレイン電極をデータラインと所定間隔離隔して形成する。 - 特許庁

The logic circuit is formed of standard cells constituting the standard cell region SC, and the switching transistor of an MTCMOS which controls the power supply and leak route interruption of an adjacent logic circuit is formed of the basic cells of gate arrays constituting each gate array region GA.例文帳に追加

スタンダードセル領域ＳＣを構成するスタンダードセルにより論理回路が形成され、各ゲートアレイ領域ＧＡを構成するゲートアレイのベーシックセルにより、近接する論理回路部の電源供給とリーク経路遮断を制御するＭＴＣＭＯＳのスイッチトランジスタが形成されている。 - 特許庁

This manufacturing method comprises processes of: preparing metallic foil such as aluminum alloy foil, pure titanium foil or titanium alloy foil as a flexible metal substrate of the display, forming an insulation layer on the flexible metal substrate, and a thin film transistor (TFT) array on the insulation layer.例文帳に追加

ディスプレイ装置のフレキシブル金属基板として、アルミニウム合金箔、純チタン箔またはチタン合金箔である金属箔を準備する工程、フレキシブル金属基板上に絶縁層を形成する工程、および絶縁層上に薄膜トランジスタ（ＴＦＴ）アレイを形成する工程からなる。 - 特許庁

When the node A is at an H-level, it is in a second recording state, erase pulses are applied to the transistor 34, a threshold voltage is made low, the reference voltage Vrefsa is set at a first reference voltage Vrefsa 1, and, in addition, the erasing operation of a memory cell array is performed.例文帳に追加

そして、第２の記録状態に遷移する時は、第２の基準電圧を利用することにより、第１の記録状態にあった全てのセルトランジスタが、第２の基準電圧より低い閾値電圧となり、実質的に第２の基準電圧に対して消去動作が行われたことになる。 - 特許庁

A portion of light beam L2 made incident on the thin film transistor array substrate without being orthogonal to the light transmissive substrate is never made incident on a polycrystalline silicon film 5 forming a TFT by reflected by an upper light shielding layer 12 and the like since the lower light shielding layer has a width wider than that of the upper light shielding layer 12.例文帳に追加

光透過性基板に直交せずに薄膜トランジスタアレイ基板内に入射した光Ｌ２は、下部遮光層が上部遮光層１２よりも幅広であるため、上部遮光層などで反射されてＴＦＴを成す多結晶シリコン膜５に入射することがない。 - 特許庁

An erase voltage Vers (-8 V) is applied to a dummy main bit line DMBL0 of a dummy cell array region 20 via an erase voltage supply transistor 2, and a negative voltage (-8 V) is applied to the drains of dummy cells DCELL0, DCELL0,... and sources of dummy cells DCELL1, DCELL1,... in the BLOCKn through the dummy sub-bit line DSBL.例文帳に追加

ダミーセルアレイ領域２０のダミーメインビット線ＤＭＢＬ０に消去電圧供給トランジスタ２を介して消去電圧Ｖｅｒｓ（−８Ｖ）を印加して、ダミーサブビット線ＤＳＢＬを通じてＢＬＯＣＫｎ内のダミーセルＤＣＥＬＬ０，ＤＣＥＬＬ０・・・のドレイン及びダミーセルＤＣＥＬＬ１，ＤＣＥＬＬ１・・・のソースに負電圧（−８Ｖ）を印加する。 - 特許庁

Selection wiring 89 and feed wiring 90 are stacked on patterned scan lines X and supply lines Z, together with drains/sources of transistors 21 to 23, and the selection wiring 89 and the feed wiring 90 are provided projectingly from the surface of the transistor array substrate.例文帳に追加

トランジスタ２１〜２３のドレイン・ソースとともにパターニングされた走査線Ｘ及び供給線Ｚには選択配線８９及び給電配線９０がそれぞれ積層され、選択配線８９及び給電配線９０がトランジスタアレイ基板５０の表面から凸設されている。 - 特許庁

The pixel structure of the array substrate of the thin film transistor liquid crystal display (TFT-LCD) is provided with a pixel electrode, a gate line and a data line, and the gate line and the data line intersect with each other to define a pixel unit and a parasitic capacitor is formed on a portion where the gate line and the data line are intersected and laminated.例文帳に追加

本発明は、画素電極、ゲートライン、及びデータラインを備え、ゲートラインとデータラインとが交差して画素ユニットを限定し、且つ、ゲートラインとデータラインの交差積層した部位に浮遊容量が形成される薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造に関する。 - 特許庁

The arrangement of the thin-film transistor array is optimized so that (1) the direction of an electric current flowing in a semiconductor layer 12 coincides with the direction of a source wiring 28, (2) the source and drain electrodes 27, 26 are made in an interdigital configuration, and the like, and an organic semiconductor layer 12 formed by a printing process is stripe-shaped.例文帳に追加

薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。 - 特許庁

A controlling circuit selects a first memory cell in which a reading current flowing after a selection transistor is turned on becomes a maximum value as a first reference cell from a first cell array under a state that the same first logic causing a resistance value to increase is stored in all of a plurality of first memory cells.例文帳に追加

制御回路は、複数の第１のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第１のメモリセルを第１の参照セルとして第１のセルアレイから選定する。 - 特許庁

The thin film transistor array substrate has gate wiring comprising gate lines 22, gate pads 24 and gate electrodes 26; storage capacitor wiring 28 extending laterally and receiving common voltage; data wiring comprising source electrodes 65 and drain electrodes 66; and pixel electrodes 82 connected with the drain electrodes 66.例文帳に追加

ゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と；横方向に延びており共通電圧が伝達される保持容量用配線２８と；ソース電極６５及びドレーン電極６６を含むデータ配線と；ドレーン電極６６と連結された画素電極８２と；を有している。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 64 transferring charge generated by the photodiode 61 to a floating diffusion region 65 and a reset transistor 66 discharging charge in the floating diffusion region 65, are arranged.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１により生成された電荷を浮遊拡散領域６５に転送する転送ゲート６４と、浮遊拡散領域６５の電荷を排出するリセットトランジスタ６６とを少なくとも備える複数の単位画素５０が配列されている。 - 特許庁

To provide a structure allowing the formation of a thin-film transistor on a support board for imparting a current-limiter to an electron source array comprising fine particles of an electron emission material and to provide a cold-cathode light source and a thin image formation device capable of X-Y matrix drive.例文帳に追加

電子放出材料の微粒子からなる電子源アレイに電流制限機構を付与するために支持基板上の薄膜トランジスタの形成を可能にした構成を提供すると共に、ＸＹマトリクス駆動可能な冷陰極光源及び薄型画像形成装置を提供する。 - 特許庁

Therein, when the array part of the top gate type thin film transistor including the color filter 130 is formed, a source electrode 106, a drain electrode 108 and an impurity amorphous silicon layer are patterned at the same time, and a gate electrode 124, an active layer 120 and a gate insulating film are patterned and formed at the same time.例文帳に追加

この時、カラーフィルター１３０を含むトップゲート型薄膜トランジスタのアレイ部を形成する時、ソース電極１０６及びドレイン電極１０８と不純物非晶質シリコン層を同時にパターニングし、ゲート電極１２４、アクティブ層１２０、ゲート絶縁膜を同時にパターニングして形成する。 - 特許庁

The array substrate comprises a first wiring layer, a second wiring layer 17, and a third wiring layer 19, in which the second wiring layer 17 and the third wiring layer 19 constitute a signal line, and a part of the first wiring layer of the bottom layer constitutes a gate electrode 15 of a thin film transistor.例文帳に追加

第１配線層、第２配線層１７、第３配線層１９を有し、信号線が第２配線層１７及び第３配線層１９により構成されるとともに、最下層の第１配線層の一部が薄膜トランジスタのゲート電極１５を構成している。 - 特許庁

The infrared solid state imaging device includes a detection array (502) which is arranged a plurality of arrays of a pixel containing the field effect transistor as the heat sensitive body which outputs the temperature change as the electric signal change, a predetermined load (704) forming the grounded source amplifier circuit connecting to the field effect transistor, a signal reading circuit (509) which reads the output signal of the grounded source amplifier circuit.例文帳に追加

赤外線固体撮像装置は、温度変化を電気信号の変化として出力する感熱体として電界効果トランジスタを含む画素が複数個アレイ状に配置されてなる検出器アレイ（５０２）と、電界効果トランジスタと接続され、ソース接地増幅回路を形成する所定の負荷（７０４）と、ソース接地増幅回路の出力信号を読み出す信号読み出し回路（５０９）とを備える。 - 特許庁

In the array substrate used in the lateral electric field liquid crystal display device constituted of a common electrode, a pixel electrode, a thin film transistor, color pixels having a plurality of colors provided covering the thin film transistor and a protective layer, the common electrode is disposed on the color pixels, and the pixel electrode is provided on the common electrode via an insulation layer.例文帳に追加

共通電極、画素電極、薄膜トランジスタ、前記薄膜トランジスタを覆って設けられた複数色の着色画素、および保護層より構成される横電界方式の液晶表示装置に用いられるアレイ基板において、前記着色画素上に共通電極が配置され、さらに前記共通電極上に絶縁層を介して画素電極を備えたことを特徴とするアレイ基板を用いる。 - 特許庁

The organic electroluminescent display element 160 comprises a thin-film transistor array 174 formed on a substrate, a first electrode 200 connected to the thin-film transistor, at least one insulation film 180, 182 to expose the first electrode and partition pixels, an organic luminescent layer 178 overlapping the first electrode 200, and a second electrode 170 formed on the organic luminescent layer.例文帳に追加

【解決手段】本発明の有機電界発光表示素子160は、基板上に形成された薄膜トランジスタアレー174と、該薄膜トランジスターに接続された第1電極200と、該第1電極を露出させると共にそれぞれの画素を分離するための少なくとも一つの絶縁膜180,182と、前記第1電極200に重なる有機発光層178と、該有機発光層上に形成された第2電極170を備えることを特徴とする。 - 特許庁

The liquid crystal display panel 10A includes an array substrate AR having a pixel electrode 16 and a thin film transistor TFT in each pixel region enclosed by scanning lines and signal lines arranged in a matrix, and a color filter substrate CF having a black matrix BM and a color filter 26, wherein a light absorbing layer 30 is formed over the surface of the thin film transistor TFT with an insulating film 20 interposed therebetween.例文帳に追加

マトリクス状に配列した走査線と信号線とで囲まれる各画素領域に画素電極１６及び薄膜トランジスタＴＦＴを配置したアレイＡＲ基板と、ブラックマトリクスＢＭ及びカラーフィルタ２６を備えたカラーフィルタ基板ＣＦとを有する液晶表示パネル１０Ａにおいて、前記薄膜トランジスタＴＦＴの表面に絶縁膜２０を介して光吸収層３０を形成したことを特徴とする。 - 特許庁

Two or more pixels, which include a photodiode for receiving light and generating optical charges, a transfer transistor connected to the photodiode for transferring the optical charges, and at least first and second plural storage capacitive elements for storing optical chargers, overflowing at the time of storage operation through the transfer transistor or an overflow gate, are arranged in one-dimensional or two-dimensional array in this constitution.例文帳に追加

光を受光して光電荷を生成するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタまたはオーバーフローゲートを介して蓄積動作時に前記フォトダイオードからあふれる光電荷を蓄積する少なくとも第１および第２の複数の蓄積容量素子と、を有する画素が一次元または二次元のアレイ状に複数個集積された構成とする。 - 特許庁

To obtain an NROM type memory array of such a structure as adjacent memory units MU share a diffusion bit line interposed between in which generation of a through current path is blocked at the time of reading or writing data simultaneously from or into two memory transistor cells.例文帳に追加

隣接するメモリユニットＭＵがその間にある拡散ビット線を共有する構成であるＮＲＯＭ型メモリアレイにおいて、２個のメモリトランジスタセルを同時に読み出すあるいは書込む場合に貫通電流パスが生じるため本発明は、かかる貫通電流パスの生成を阻止するＮＲＯＭ型メモリアレイを提供することを目的とする。 - 特許庁

To carry out simultaneously a short circuit revision of TFT (Thin Film Transistor) semi conductor layer by simultaneously etching a short circuit position with the semiconductor in etching a protective film, which is set an outer surface of a pixel electrode in preparing an array substrate for a liq. crystal display device, and to dispense a special process for restoring a short circuit.例文帳に追加

液晶表示装置用のアレイ基板の製造に当たり、保護膜を画素電極の外側に設け、この保護膜のエッチング時に、半導体との短絡箇所も同時にエッチングすることにより、ＴＦＴ半導体層の短絡修正を同時に実施し、短絡修復のための特別な工程を不要にする。 - 特許庁

A laser beam L emitted by a laser oscillator 1 is branched by a diffractive optical element 3 into a plurality of laser beams, and a telecentric fθ lens 4 and a transfer stage 6 which moves in a direction orthogonal to a beam array of the branched beams L are used to perform irradiation with the laser beams L at pitches of transistor positions formed on a substrate 5.例文帳に追加

レーザ発振器１から出射したレーザビームＬを回折光学素子３により複数に分岐し、テレセントリックｆθレンズ４と、分岐されたレーザビームＬのビーム列に対して直交する方向に移動する移載ステージ６とを使用して、基板５上に形成されるトランジスタ位置のピッチごとにレーザビームＬを照射する。 - 特許庁

In the structure wherein a color filter is formed at an upper part of an array substrate, black matrix is formed at the upper part of a thin film transistor, a gate wiring and a data wiring by using an opaque organic resin and first and second transparent electrodes are formed at the upper and the lower parts of the color filter as a center.例文帳に追加

アレイ基板の上部にカラーフィルターを構成する構造において、薄膜トランジスタとゲート配線及びデータ配線の上部に不透明な有機樹脂でブラックマトリックスを形成して、カラーフィルターを中心にして上部と下部に各々第１透明電極及び第２透明電極を形成する。 - 特許庁

This liquid crystal display device is provided with plural pixel electrodes 9a which are arranged in a matrix form, plural thin film transistor(TFT) 30 for switching pixels, plural data lines 6a and plural scanning lines 3a on a TFT array substrate 10, and also a counter electrode 21 on a counter substrate 20.例文帳に追加

本発明の液晶装置は、ＴＦＴアレイ基板１０上に、マトリクス状に配置された複数の画素電極９ａと、複数の画素スイッチング用ＴＦＴ３０と、複数のデータ線６ａおよび複数の走査線３ａが備えられるとともに、対向基板２０上には対向電極２１が備えられている。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 62 transferring charge accumulated in the photodiode 61 to a floating diffusion region 63 and a reset transistor 64 resetting charge in the floating diffusion region 63, are arranged in a matrix in a plane.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。 - 特許庁

A TFT substrate 1 that is the active matrix equipped with the thin film transistor array is so configured that many gate wirings 3 arranged with a predetermined pitch and many source wirings 4 arranged with a predetermined pitch intersect in an insulated state putting a gate insulating film 5 therebetween, and thin film transistors 10 are formed at intersecting points.例文帳に追加

薄膜トランジスタアレイを備えるアクティブマトリックスであるＴＦＴ基板１は、所定のピッチで配列された多数のゲート配線３…と所定のピッチで配列された多数のソース配線４…とがゲート絶縁膜５を挟んで絶縁状態に交差し、この交差部分に薄膜トランジスタ１０が形成されている。 - 特許庁

Transistor elements Tr corresponding to each of the plurality of pixels PX are formed in a plurality of element formation regions 401, separated from one another by non-element formation regions 425, out of an image circuit formation region 10b overlapping with the image display region 10a on a TFT array substrate 10.例文帳に追加

ＴＦＴアレイ基板１０上における画像表示領域１０ａに重なる画素回路形成領域１０ｂのうち非素子形成領域４２５によって互いに隔てられた複数の素子形成領域４０１領域に、複数の画素ＰＸの夫々に対応するトランジスタ素子Ｔｒが形成されている。 - 特許庁

When it is activated, its word line is driven to logic '1', and memory cells of the prescribed numbers can be accessed through an access transistor in a DRAM memory array 12.例文帳に追加

本発明技術によれば、アドレス信号をデコード回路へ印加して夫々のワード線のうちの対応する１つを活性化させ、次いで夫々のワード線の対応する１つをモニタして夫々のワード線の対応する１つが活性化されたか否かを決定し、それによりメモリアレイ及び関連回路が適切に動作しているか否かを決定する。 - 特許庁

The wiring drive unit for driving wiring of an EL display panel having a pixel array part corresponding to an active matrix driving system has a function for applying specific reference potential set for every emitted light color to the wiring for correction of the threshold voltage of a transistor for driving the EL light emitting element.例文帳に追加

アクティブマトリクス駆動方式に対応する画素アレイ部を有するＥＬ表示パネルの配線を駆動する配線駆動装置として、ＥＬ発光素子を駆動するトランジスタの閾値電圧の補正用に、発光色毎に設定された固有の基準電位を配線に印加する機能を有するものを提案する。 - 特許庁

This electro-optical device is provided with pixel electrodes 9a, thin film transistors which are connected to the pixel electrodes, scanning lines 3a and data lines 6a which are connected to the thin film transistors are transparent electrodes 401 which are arranged among the data lines 6a and the pixel electrodes 9a and which are made to be fixed potential on a TFT (thin film transistor) array.例文帳に追加

本発明の電気光学装置は、ＴＦＴアレイ基板上に、画素電極（９ａ）と、該画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続された走査線及びデータ線（６ａ）と、前記データ線及び前記画素電極間に配置され、固定電位とされた透明電極（４０１）とを備えている。 - 特許庁

To eliminate a problem caused by the configuration of a secondary electron filter in a thin film transistor array inspection device, and also to eliminate the degradation in detecting efficiency accompanying a flight of the secondary electron filter, the deterioration in the response speed of the secondary electron signal, the deterioration in sensitivity in the wide measurement of a potential, and the deterioration in the response speed of the secondary electron signal.例文帳に追加

ＴＦＴアレイ検査装置において２次電子フィルタの構成に起因する問題を解消し、２次電子の飛行に伴う検出効率の低下及び２次電子信号の応答速度の低下、幅広い電位測定における感度の低下及び２次電子信号の応答速度の低下を解消する。 - 特許庁

A cell block MCBij constituted so that a plurality of unit cells in which both ends of a ferroelectric capacitor are connected to a source and a drain of a transistor are connected in series, one end is connected to a first terminal A through a selection gate and the other end is connected to a second terminal are arranged in a matrix state, so that a cell array 1 is constituted.例文帳に追加

トランジスタのソース、ドレインに強誘電体キャパシタの両端を接続してなる複数のユニットセルが直列接続され、その一端が選択ゲートを介して第１の端子Ａに接続され他端が第２の端子Ｂに接続されて構成されたセルブロックＭＣＢｉｊがマトリクス配列されてセルアレイ１が構成される。 - 特許庁

The storage capacitor adapted for use in a thin film transistor array loop and having scattering effects includes a first electrode provided on a substrate and having a first conductive film, a rough layer provided above the first electrode and having a medium layer and a passivation layer and a second electrode, provided above the rough layer and having external light scattering effect.例文帳に追加

薄膜トランジスターアレイループに適用する散乱効果を有する保存コンデンサーは、基板に設けられて第一導電膜を有する第一電極と、第一電極の上方に設けられ、中間膜とパッシベーション膜を有する粗面膜と、粗面膜の上方に設けられて外部光を散乱する効果を有する第二電極とを含む。 - 特許庁

To provide a substrate assembling apparatus by which a substrate can reliably be held and color unevenness of a liquid crystal display panel can be prevented by preventing damage of a transistor array by voltage applied to an electrostatically attracting means and peeling the substrate from a holding means without applying mechanical and external force to the substrate.例文帳に追加

基板を確実に保持でき、かつ、静電吸着手段への印加電圧よってトランジスタアレイにダメージを与えることを防止し、さらに基板に機械的外力を与えることなく保持手段から基板を剥がすことができるようにすることによって液晶表示パネルの色むらを防止することができる基板組立装置を提供する。 - 特許庁

The reflective display device includes a liquid crystal layer having incident light transmittance that is electrically controlled, a thin film transistor (TFT)-array layer including a plurality of TFTs for driving the liquid crystal layer according to image information and the reflective color filter adapted to reflect light having a wavelength band corresponding to a photonic band gap among light incident through the liquid crystal layer.例文帳に追加

入射光に対する透過率が電気的に制御される液晶層、液晶層を画像情報によって駆動する複数の薄膜トランジスタを備えるＴＦＴ−アレイ層及び液晶層を通じて入射された光のうち、フォトニックバンドギャップに該当する波長帯域の光を反射させる反射型カラーフィルタを備える反射型ディスプレイ装置。 - 特許庁

The thin film transistor array panel is provided with: a substrate having a display area and a peripheral area surrounding the display area; a plurality of color filters formed in the display area of the substrate; and a first spacer formed in the peripheral area, wherein the first spacer is formed by using material which is also used for at least one of the color filters.例文帳に追加

本発明による薄膜トランジスタ表示板は、表示領域と表示領域を取り囲む周辺領域を有する基板と、基板の表示領域に形成されている複数のカラーフィルタと、基板の周辺領域に形成され、複数のカラーフィルタの少なくとも一つと同一物質で形成される第１間隔材とを備える。 - 特許庁