「variable delay」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Furthermore, the delay setting unit 314 sets a delay period for the variable delay circuit 312 at the timing at which a negative edge in the carrier signal S_C passes through the variable delay circuit 312, according to the symbol value in the data signal S_BB assigned to the negative edge.例文帳に追加

またキャリア信号Ｓ_Ｃのあるネガティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ネガティブエッジに割り当てられたデータ信号Ｓ_ＢＢのシンボル値に応じて設定する。 - 特許庁

Furthermore, the delay setting unit sets a delay period for the variable delay circuit 312 at the timing at which a negative edge in the carrier signal S_C passes through the variable delay circuit 312, according to the symbol value in the data signal S_BB assigned to the negative edge.例文帳に追加

またキャリア信号Ｓ_Ｃのあるネガティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ネガティブエッジに割り当てられたデータ信号Ｓ_ＢＢのシンボル値に応じて設定する。 - 特許庁

A delay control circuit 34 of each delay compensation part 30 sets a minimum value τmin by default as delay times of a first and a second variable delay circuit 31 and 32.例文帳に追加

各遅延補償部３０の遅延制御回路３４は、初期設定として、第１および第２の可変遅延回路３１，３２の遅延時間を最小値τｍｉｎにそれぞれ設定する。 - 特許庁

The feed forward amplifier employs variable delay circuits adjustable about the delay time for delay circuits 21, 22 used therein, this enabling the phase shift against the phase dispersion in individual delay circuits.例文帳に追加

フィードフォワード増幅器で用いる遅延回路２１、２２を遅延時間の調整可能な可変遅延回路とすることによって、遅延回路の位相の個体ばらつきをシフトすることが可能となる。 - 特許庁

Then the plurality of delay adjustment units are weighted according to the control code so that the delay value of the variable delay buffer has nonlinear monotony.例文帳に追加

そして、これら複数の遅延調整ユニットは、コントロールコードに応じて、可変遅延バッファの遅延値が非線形の単調性を持つように重み付けされている。 - 特許庁

Thus, the delay amount of the variable delay part 31 can be set to a delay amount equivalent to a quarter period of the data strobe signal DQS.例文帳に追加

これにより、可変遅延部３１の遅延量をデータストローブ信号ＤＱＳの１／４周期分に相当する遅延量に設定することができる。 - 特許庁

The canceller adopts a variable delay element for a delay element in a filter, so as to attain compatibility between optimization of an elimination/suppression range of the delay wave component and the improvement of the economical efficiency.例文帳に追加

フィルタ内の遅延素子を可変遅延素子とすることにより遅延波成分の除去・抑圧範囲の最適化と経済性向上とを両立させる。 - 特許庁

An intermediate value of an upper limit and a lower limit of the delay time by which a correct test data pattern is obtained is set in the delay time of the variable delay elements 134, 144.例文帳に追加

正しい試験データパターンが得られた遅延時間の上限及び下限の中間値を、可変遅延素子１３４、１４４の遅延時間に設定する。 - 特許庁

The symbol delay circuit 22 is the one with a variable delay amount, and delays the correlation output for the delay amount according to a detected TFC.例文帳に追加

シンボル遅延回路２２は、遅延量可変の遅延回路であり、検出されたＴＦＣに応じた遅延量分、上記相関出力を遅延させる。 - 特許庁

The variable delay circuit 6 varies the delay time in accordance with a delay control signal, calculates a bit error rate (BER) for each delay time, and sets the optimum delay time for a detection timing of the detector 5 to minimize the BER.例文帳に追加

可変遅延回路６は、遅延制御信号により遅延時間を変化させ、それぞれの遅延時間毎にビットエラーレート（BER）を求め、検出器５の検出タイミングをBERが最小になる最適遅延時間に設定する。 - 特許庁

PLL CIRCUIT AND METHOD FOR CONTROLLING VARIABLE DELAY LINE CONSTITUTING THE SAME例文帳に追加

ＰＬＬ回路及びＰＬＬ回路を構成する可変ディレイラインの制御方法 - 特許庁

A multiplexer in the variable delay circuit is configured with a NMOS dynamic logic circuit.例文帳に追加

可変遅延回路内のマルチプレクサをＮＭＯＳダイナミック論理回路で構成する。 - 特許庁

LINEARIZATION METHOD OF VARIABLE DELAY CIRCUIT, TIMING GENERATOR AND SEMICONDUCTOR TESTING DEVICE例文帳に追加

可変遅延回路の線形化方法、タイミング発生器及び半導体試験装置 - 特許庁

The difference of delay variations between the two stations is detected by using a variable delay circuit for clock signals and the receiver circuit and corrected by a variable delay circuit 7b for data signals.例文帳に追加

局間のディレイばらつきの差分をクロック信号用可変ディレイ回路と受信回路とを用いて検出し、ディレイばらつきの差分をデータ信号用可変ディレイ回路７ｂを用いて補正する。 - 特許庁

The first external power supplies are used for the delay unit of the variable delay circuit of the DLL circuit to prevent power supply noise generated in the second external power supplies from being transmitted to the variable delay circuit.例文帳に追加

本発明では、ＤＬＬ回路の可変遅延回路の遅延ユニット部に上記第１の外部電源が利用され、第２の外部電源に発生する電源ノイズが可変遅延回路に伝わらないようにする。 - 特許庁

The modulated current control part controls the modulated current further on the basis of the variable delay range in the delay circuit.例文帳に追加

変調電流制御部は、遅延回路における可変遅延範囲に更に基づいて、変調電流を制御する。 - 特許庁

The variable delay unit (20) applies changeable delay to a clock sinal (CLK) indicating input timing of the data signal (DT).例文帳に追加

可変遅延部（２０）は、データ信号（ＤＴ）の入力タイミングを示すクロック信号（ＣＬＫ）に変更可能な遅延を与える。 - 特許庁

This semiconductor integrated circuit is mounted with a variable delay circuit capable of digitally controlling its delay value.例文帳に追加

本発明の半導体集積回路は、その遅延値をデジタル的にコントロール可能な可変遅延回路を搭載している。 - 特許庁

The amplitude of a differential output of the two multiplication circuit is detected and the delay amount of a variable delay circuit 3 is controlled.例文帳に追加

２逓倍回路の差動出力の振幅を検知して可変遅延回路３の遅延量を制御する構成とする。 - 特許庁

The variable delay means 101 controls the delay time on the basis of the difference of the phases of timing extracted in two channels.例文帳に追加

可変遅延手段１０１は２つのチャネルで抽出されたタイミングの位相差に基づいて遅延時間を制御する。 - 特許庁

The SDRAM interface controller updates the delay control data to the variable delay circuit synchronously with the refresh operation of the SDRAM.例文帳に追加

ＳＤＲＡＭインタフェースコントローラはＳＤＲＡＭのリフレッシュ動作に同期して可変遅延回路への遅延制御データを更新する。 - 特許庁

A delay control circuit 26 outputs a delay control signal changing a conversion point of a delay signal in the direction away from the rise timing of the reproducing clock signal to a variable delay circuit based on the phase relations between the delay signal 24 delaying the binarized signal with the variable delay circuit 22 and n lines of clock signals.例文帳に追加

２値化信号を可変遅延回路（２２）で遅延した遅延信号（２４）と前記ｎ本のクロック信号との位相関係をもとに、遅延制御回路（２６）が、前記遅延信号の変換点を前記再生クロック信号の立ち上がりタイミングから遠ざける方向に変化させる遅延制御信号を可変遅延回路に出力する。 - 特許庁

A plurality of signal transmission elements having a different delay time and a plurality of delay time variable transmission elements having a different delay time are combined and used, and this enables obtaining the delay signal sequence of the time interval shorter than the shortest delay transmission time of the signal transmission element or the delay time variable transmission element.例文帳に追加

遅延時間の異なる複数の信号伝送素子あるいは遅延時間の異なる複数の遅延時間可変伝送素子を組み合わせて用いることによって、信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることが可能になった。 - 特許庁

Furthermore, a plurality of variable delay circuits different in minimum change width are connected in series, thereby concurrently improving a variable width resolution and a variable range.例文帳に追加

さらに最小変化幅の異なる複数の可変遅延回路を直列に接続して、可変幅の分解能と可変範囲を同時に向上させる。 - 特許庁

VARIABLE GROUP DELAY CHARACTERISTICS COMPENSATING DEVICE, FET SOURCE GROUND AMPLIFIER, EMITTER GROUND AMPLIFIER AND VARIABLE GAIN AMPLIFIER例文帳に追加

可変群遅延特性補償装置、ＦＥＴソース接地増幅器及びエミッタ接地増幅器、並びに可変利得増幅器 - 特許庁

The variable delay may be chosen arbitrarily or among a selection of predetermined values.例文帳に追加

可変遅延は、任意に、または、選ばれた所定値の中から選択することができる。 - 特許庁

To achieve a frequency variable clock generation system of low jitter by using a delay circuit.例文帳に追加

延回路を用いて低ジッタの周波数可変クロック生成システムを実現する。 - 特許庁

Conversion memory 4 outputs variable delay setting data E to be inputted to variable delay circuits in oscillation circuits 5A and 5B with the timing data D as an input address.例文帳に追加

変換メモリ４は、タイミングデータＤを入力アドレスとし、発振回路５Ａ，５Ｂ内の可変遅延回路に入力される可変遅延設定データＥを出力する。 - 特許庁

To realize a variable optical signal delay unit which makes a time for delaying an optical signal variable with simple constitution and an optical signal delay device using this.例文帳に追加

簡単な構成で、光信号を遅延する時間を可変とする可変光信号遅延器およびこれを用いた光信号遅延装置を実現することを目的にする。 - 特許庁

TIMING SIGNAL GENERATING CIRCUIT, DLL CIRCUIT, SEMICONDUCTOR MEMORY, AND VARIABLE DELAY CIRCUIT例文帳に追加

タイミング信号発生回路、ＤＬＬ回路、半導体記憶装置及び可変遅延回路 - 特許庁

The variable delay circuit is provided with: delay circuits connected in cascade and receiving the main control signal; and a selection circuit that selects the output signal of a delay circuit selected on the basis of the delay selection signal among the delay circuits in response to the delay selection signal.例文帳に追加

可変遅延回路は主制御信号を受ける複数の縦続接続される遅延回路と、遅延選択信号に応答して複数の遅延回路のうちの遅延選択信号が選択する遅延回路の出力信号を選択する選択回路を備える。 - 特許庁

To provide a variable dispersion and optical delay control apparatus in which variable dispersion compensation is performed at an ultra high-speed and wide-band optical signal with a large variable range and a high variable speed to ensure a great delay amount without depending on the bit rate.例文帳に追加

超高速及び広帯域光信号に対して可変範囲が大きくかつ可変速度が速い可変分散補償を行い、遅延量がビットレートに依存せず大きく取れるようにした可変分散および光遅延制御装置を提供する。 - 特許庁

To reduce the consumption electric power of a variable delay circuit wherein a delay time can be set at a prescribed value.例文帳に追加

本発明は、遅延時間を所定の値に設定可能な可変遅延回路の消費電力を低減することを目的とする。 - 特許庁

A variable delay circuit delays a first input signal according to a delay adjustment signal and outputs the delayed signal as a first delayed signal.例文帳に追加

可変遅延回路は、第１入力信号を遅延調整信号に応じて遅延させ、第１遅延信号として出力する。 - 特許庁

In this case, a delay time Td2 of a drain voltage Vd to a gate voltage Vg is made longer than a variable delay time Td0.例文帳に追加

この場合、ゲート電圧Ｖｇに対するドレイン電圧Ｖｄの遅延時間Ｔｄ２を可変遅延時間Ｔｄ０より長くする。 - 特許庁

Thus, the absolute delay time and the variable delay time of an output signal outputted to an output terminal 36 are changed.例文帳に追加

これによって、出力端子３６に出力される出力信号の絶対遅延時間と可変遅延時間とが変化する。 - 特許庁

A phase comparator circuit 118 makes phase comparison of the signal C5 with the SCK, and the delay quaintly of the variable delay circuit 120 is controlled by the output 119.例文帳に追加

位相比較回路118は信号C5とＳＣＫを位相比較し、その出力119で可変遅延回路120の遅延量を制御する。 - 特許庁

A frequency detection circuit 33 and a controller 34 control the delay time of the variable delay element (d) depending on the clock signal.例文帳に追加

周波数検知回路３３とコントローラ３４により、クロック周波数に応じて可変遅延素子ｄの遅延時間を制御する。 - 特許庁

A control section 20 sets the delay time of the variable logic delay means 14, 16 to be the maximum delay time allowing the data holding means 13 to output the expected data.例文帳に追加

制御部２０は、可変論理遅延手段１４、１６の遅延時間を、データ保持手段１３が期待したデータを出力する最大の遅延時間に設定する。 - 特許庁

The variable delay circuit mounted to a semiconductor integrated circuit is configured using a plurality of delay elements, and provided with a delay time correction circuit.例文帳に追加

半導体集積回路に搭載される可変遅延回路は、複数の遅延素子を用いて構成される可変遅延回路であって、遅延時間補正回路を備える。 - 特許庁

An up-down counter 70 outputs such a signal that a delay amount in a delay amount variable circuit 50 becomes large, and such a signal that the delay amount becomes small.例文帳に追加

アップ・ダウンカウンタ７０は、遅延量可変回路５０における遅延量が大きくなるような信号、及び、当該遅延量が小さくなるような信号を出力する。 - 特許庁

In a second variable delay means 102, second delay is given to a second edge of an input signal by delaying the input signal so as to generate a second delay signal.例文帳に追加

第２の可変遅延手段１０２は、上記入力信号を遅延させて、入力信号の第２のエッジに第２の遅延を与え、第２の遅延信号を生成する。 - 特許庁

In a first variable delay means 101, first delay is given to a first edge of an input signal by delaying the input signal so as to generate a first delay signal.例文帳に追加

第１の可変遅延手段１０１は、入力信号を遅延させて、入力信号の第１のエッジに第１の遅延を与え、第１の遅延信号を生成する。 - 特許庁

To provide a variable delay circuit where a lower limit of a delay time to be set is not fluctuated independently of a range of a settable delay time and precision of a resolving time.例文帳に追加

設定可能な遅延時間のレンジや分解時間の精度にかかわらず、設定可能な遅延時間の下限値が変動しない可変遅延回路を提供する。 - 特許庁

A delay controller 26 controls delay time of the variable delay units 38a, 38b so that both of the divided frames substantially simultaneously reach a receiver 50.例文帳に追加

遅延制御装置２６は、両分割フレームが実質的に同時に受信装置５０に到達するように、可変遅延装置３８ａ，３８ｂの遅延時間を制御する。 - 特許庁