「variable delay」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

Then, inversely, an output of an inverter IV1 of a delay circuit 17 falls from high to low, but its fall time is delayed about 3.3-8.3 ms by an integrating circuit composed of a variable resistor VR1, a resistor R1 and a capacitor C1.例文帳に追加

すると、遅延回路１７のインバータＩＶ１の出力は逆にハイからロウへ立ち下がるが、可変抵抗ＶＲ１と抵抗Ｒ１とコンデンサＣ１とで構成される積分回路により、その立ち下がり時間は約３．３〜８．３ｍｓ遅延される。 - 特許庁

A status amount calculating section 31 makes a reaction resistance component H and charge/discharge hysteresis voltage component M approximate to a response composed of a delay element of each time constant TH, TM, and calculates a state variable x according to a current detection value I_act.例文帳に追加

状態量算出部３１は、反応抵抗成分Ｈおよび充放電ヒステリシス電圧成分Ｍを各時定数ＴＨ，ＴＭの遅れ要素からなる応答に近似し、状態変数ｘを電流検出値Ｉ_ａｃｔに応じて算出する。 - 特許庁

To provide a controller for a variable displacement compressor capable of preventing rapid increase in the amount of discharge as well as delay in varying from the minimum discharge amount when control is shifted from the emergency control to the normal one.例文帳に追加

非常時制御から通常時制御へ移行する際、吐出容量の急激な増大を阻止しつつ、吐出容量の最小からの離脱の遅延も防止することが可能な可変容量型圧縮機の制御装置を提供すること。 - 特許庁

When the photodiode PD having a fast response is used, an ASW control signal Sa is asserted just when the voltage Vpd of a variable resistor 7 reaches a second reference voltage Vr2 smaller than a first reference voltage Vr1 without waiting for the delay time of a delay circuit 10 by a selector circuit 13, an analog switch 3 is turned on to start the APC operation.例文帳に追加

応答の速いフォトダイオードＰＤを使用した場合は、選択回路１３によって、遅延回路１０の遅延時間を待つことなく、可変抵抗７の電圧Ｖｐｄが第１基準電圧Ｖｒ１よりも小さい第２基準電圧Ｖｒ２に達した時点でＡＳＷ制御信号Ｓａをアサートしてアナログスイッチ３をオンさせてＡＰＣ動作を開始するようにした。 - 特許庁

When the photodiode PD having a fast response is used, an ASW control signal Sa is asserted at the point of time when the voltage Vpd of a variable resistor 7 reaches a second reference voltage Vr2 smaller than a first reference voltage Vr1 without waiting for the delay time of a delay circuit 10 by a selector circuit 13, an analog switch 3 is turned on, and the APC operation is started.例文帳に追加

応答の速いフォトダイオードＰＤを使用した場合は、選択回路１３によって、遅延回路１０の遅延時間を待つことなく、可変抵抗７の電圧Ｖｐｄが第１基準電圧Ｖｒ１よりも小さい第２基準電圧Ｖｒ２に達した時点でＡＳＷ制御信号Ｓａをアサートしてアナログスイッチ３をオンさせてＡＰＣ動作を開始するようにした。 - 特許庁

This device is provided with terminals comprising variable resistor circuits respectively and passing through external signals for operating memory devices respectively, and a control circuit outputting a control signal controlling a resistance value included in the variable resistor circuit in accordance with a command enable-signal indicating activation of auto-refresh operation of a memory device and an external enable-signal for activating a delay synchronism loop circuit.例文帳に追加

それぞれ可変抵抗回路を含み、それぞれメモリ装置を動作させるための外部信号を通過させる端子と、メモリ装置のオートリフレッシュ動作の活性化を示すコマンドイネーブル信号及び遅延同期ループ回路を活性化するための外部イネーブル信号に応じて可変抵抗回路に含まれた抵抗値を制御する制御信号を発する制御回路とを備える。 - 特許庁

In the apparatus provided with the variable equalizer 10 and for reproducing a digital signal from a track on the recording medium, the variable equalizer 10 has a multiple factor generating means that generates a multiple factor a(n) in response to a first control signal 15 that controls an amplitude as a function of a frequency and a second control signal 16 that controls a delay as a function of a frequency.例文帳に追加

可変イコライザ１０を備えた、記録担体上のトラックからディジタル信号を再生する装置に関し，可変イコライザ１０は、周波数の関数として振幅を制御する第１制御信号１５と、周波数の関数として遅延を制御する第２制御信号１６とに応じて、乗算因数a(n)を発生する乗算因数発生手段を有する。 - 特許庁

The camera consists of a CCD 101, image signal processing circuit 102, switching device for CCD 103, CCD timing generating circuit 104, variable delay circuit 105, shutter mode switching control circuit 106, random shutter trigger signal input terminal 107, and switching device 108 for a strobe.例文帳に追加

ＣＣＤ１０１、映像信号処理回路１０２、ＣＣＤ用切替器１０３、ＣＣＤタイミング発生回路１０４、可変遅延回路１０５、シャッタモード切替制御回路１０６、ランダムシャッタトリガ信号入力端子１０７、ストロボ用切替器１０８より構成される。 - 特許庁

A correlation unit 104 takes correlation between an output of a received signal delay device 103 and a reference signal, resulting from re-modulating of the output of a demodulator 108 with a modulator 113 and sets the gain of a variable attenuator 102, on the basis of the obtained correlation value.例文帳に追加

相関器１０４によって、受信信号の遅延器１０３出力と、復調器１０８の出力を変調器１１３で再変調した基準信号との相関を取り、得られた相関値に基づき可変減衰器１０２の利得を設定する。 - 特許庁

To provide a reproduction of an original source by keeping continuity of data even when system switching regardless of whether a cell disassembler is inserted or removed, in a cell transmission device which duplexes the cell disassembler being provided with a buffer to absorb a variable cell delay when decelling.例文帳に追加

デセル化を行う際にセル可変遅延を吸収するためのバッファを搭載したセル分解部を二重化したセル伝送装置において、セル分解部の挿抜に関わらず系切替を行ってもデータの連続性を保つことにより元のソースを再生できるようにする。 - 特許庁

Further, when switching from the second output state to the first output state, the controller (102) switches the switching elements (SW2 and SW3) from ON state to OFF state at a lapse of the variable delay time from when the switching elements (SW1 and SW4) are switched from OFF state to ON state.例文帳に追加

さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。 - 特許庁

In addition, when switching from the first output state to the second output state, the controller (102) switches the switching elements (SW1 and SW4) from ON state to OFF state at a lapse of a variable delay time from when the switching elements (SW2 and SW3) are switched from OFF state to ON state.例文帳に追加

また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。 - 特許庁

The variable delay circuit comprises a transfer gate TG1 and a transfer gate TG3 for delaying input signals, and a transfer gate TG2 and a transfer gate TG4 provided between the transfer gate TG1 and the transfer gate TG3 and the input signals.例文帳に追加

可変遅延回路は、入力信号を遅延させるトランスファゲートＴＧ１およびトランスファゲートＴＧ３と、トランスファゲートＴＧ１およびトランスファゲートＴＧ３と入力信号との間に設けられるトランスファゲートＴＧ２およびトランスファゲートＴＧ４と、を備えている。 - 特許庁

To suppress reduced torque response during accelerating operation while reducing a delay in converging timing to a target value of valve timing in a constant state after acceleration, in an internal combustion engine for a vehicle provided with a variable valve gear varying the valve timing of an intake valve.例文帳に追加

吸気バルブのバルブタイミングを可変とする可変動弁機構を備えた車両用内燃機関において、加速後の定常状態におけるバルブタイミングの目標値への収束時期の遅れを低減しつつ、加速運転時におけるトルク応答の低下を抑制する。 - 特許庁

To provide an OLT (optical line terminal) which suppresses transmission delay time within a constant period of time, assigns a large maximum transmission permission volume for an ONU (optical network unit) requesting data transmission, and solves assignment loss caused by a cut line of a variable-length packet.例文帳に追加

送出遅延時間を一定時間以内に抑えつつ、データの送信を要求しているＯＮＵに対しては大きな最大送出許可量を割当て、可変長パケットの切れ目を起因とする割当ロスを解決することが可能なＯＬＴを提供すること。 - 特許庁

A variable delay line 12 outputs a clock signal whose phase is advanced by a time corresponding to the sum tH+tL of a time tH needed to output high-level data from an OCD circuit 18 and a time tL needed to output low-level data.例文帳に追加

可変遅延線１２はＯＣＤ回路１８からハイレベルデータを出力する場合に要する時間ｔＨと、ローレベルデータを出力する場合に要する時間ｔＬの和ｔＨ＋ｔＬに相当する時間だけ位相が進んだクロック信号を出力する。 - 特許庁

To provide an OLT capable of solving an allocation loss caused by a break of variable length packets by allocating a maximum transmission capacity to an ONU requesting transmission of data while suppressing the sending delay time within a fixed time.例文帳に追加

送出遅延時間を一定時間以内に抑えつつ、データの送信を要求しているＯＮＵに対しては大きな最大送出許可量を割当て、可変長パケットの切れ目を起因とする割当ロスを解決することが可能なＯＬＴを提供すること。 - 特許庁

This variable valve timing control device decides a failure in operation of a VVT from the following state of an actual cam phase angle to the target phase angle of a set delay angle (at steps S14-S18) when an engine is in, for example, an idling state (at step S12=YES).例文帳に追加

可変バルブタイミング制御装置は、エンジンが例えばアイドル状態にあるとき（ステップＳ１２＝Ｙｅｓ）、設定した最遅角の目標位相角に対する実カム位相角の追従状況からＶＶＴの故障を判断する（ステップＳ１４〜ステップＳ１８）。 - 特許庁

When it is judged that the valve timing variable mechanism 25 does not return to the position of locating the valve timing of intake valve 20 as a most delay angle (reference position) at start of the engine 1, the fuel injection amount during engine start and immediately after finishing the engine start, is corrected to be reduced.例文帳に追加

エンジン１の始動時にバルブタイミング可変機構２５が吸気バルブ２０のバルブタイミングを最遅角とする位置（基準位置）まで戻りきっていない旨判断されると、エンジン始動中及びエンジン始動完了直後での燃料噴射量が減量補正される。 - 特許庁

The simultaneous two-way transmitter-receiver (terminal station) 10 (20) is provided with variable delay circuits 120, 160 (220, 260) so as to create states where edges of transmission signals from each terminal station are collided and not collided with each other.例文帳に追加

自局から送信した信号が他局に到着するまでの時間を可変する可変ディレイ回路１２０、１６０、２２０、２６０を設け、各端局からの送信信号のエッジ部同士が衝突する状態と衝突しない状態とを作り出せるようにする。 - 特許庁

By a phase lag time measuring section 1, phase lag time is measured between an excitation signal RS output from an excitation signal generator 101 and outputs S1 and S2 from the resolver; a variable delay part 2 delays the exciting signal RS by a delay, corresponding to the phase lag time DT calculated by the phase lag time measuring section 1 and outputs it as a synchronization signal SS input to a synchronous detector 105.例文帳に追加

位相遅れ時間測定部１が、励磁信号生成部１０１から出力される励磁信号ＲＳと、レゾルバからの出力Ｓ１、Ｓ２との間の、位相遅れ時間を測定し、可変ディレイ部２が、位相遅れ時間測定部１により算出された位相遅れ時間ＤＴに応じたディレイで励磁信号ＲＳを遅延させ、同期検波部１０５へ入力する同期信号ＳＳとして出力する。 - 特許庁

An SDRAM interface controller is provided with a data output circuit (30) and an output control circuit (31) for controlling the output timing of the data output circuit synchronously with a memory clock signal (CLK) to an SDRAM, and the output control circuit is provided with a variable delay circuit (40) and a DLL circuit (41).例文帳に追加

ＳＤＲＡＭインタフェースコントローラはデータ出力回路（３０）と、ＳＤＲＡＭへのメモリクロック信号（ＣＬＫ）に同期してデータ出力回路の出力タイミングを制御する出力制御回路（３１）とを有し、出力制御回路は可変遅延回路（４０）とＤＬＬ回路（４１）を備える。 - 特許庁

This pulse delay circuit has a counter which operates an input signal as a trigger, a frequency variable means for varying the frequency of a clock signal which the counter concerned counts, and a pulse generating means to form a delayed pulse, in response to output of specified number from the counter.例文帳に追加

入力信号をトリガとして動作するカウンタと、当該カウンタがカウントするクロック信号の周波数を可変する周波数可変手段と、前記カウンタからの規定カウント数の出力を受けて遅延パルスを生成するパルス生成手段とを備えることを特徴とするパルス遅延回路。 - 特許庁

To provide a toroidal type continuously variable transmission capable of reducing the delay of loading and a variation in loading by stabilizing friction in relation to the horizontal movement of a power roller in the low range and reducing a variation in friction in relation to the horizontal movement of plural power rollers.例文帳に追加

パワーローラの水平方向移動に対するフリクションを常に低い領域で安定させ、かつ、複数個のパワーローラの水平方向移動に対するフリクションのバラツキを小さくし、これに伴うローディングの遅れやローディングのバラツキを低減することができるトロイダル型無段変速機を提供すること。 - 特許庁

Existence of abnormality of a variable valve timing mechanism is judged (steps 102-111) in accordance with whether variation of inlet pipe pressure at the time is higher than a judgement value or not by forcibly actuating the valve timing from the extreme delay angle position to a target spark- advance angle value for abnormality diagnosis when in the middle of deceleration.例文帳に追加

減速中であれば、バルブタイミングを最遅角位置から異常診断用の目標進角値に強制的に作動させ、そのときの吸気管圧力の変化量が判定値以上か否かで可変バルブタイミング機構の異常の有無を判定する（ステップ１０２〜１１１）。 - 特許庁

When a signal is not inputted from the level-deciding part 8, a comparator output holding part(control means) 12 outputs the signal of the comparison result of the comparator 7 to be inputted through a delay unit 11, and the variable gain amplifier 4 changes the amplification factor, based on the signal of the comparison result.例文帳に追加

比較器出力保持部（制御手段）１２は、レベル判定部８から信号が入力されない場合、遅延器１１を通じて入力される比較器７の比較結果の信号を出力し、可変利得アンプ４は比較結果の信号に基づいて増幅率を変更する。 - 特許庁

The SSTA executing part 5 inputs the information from the circuit net list part 1, the timing asserting part 2, the delay model part 3, and the variable factor statistical information part 4, executes statistical timing analyses, and calculates the defect probability of the semiconductor integrated circuit chip, from a variation reference specification table, generated in advance.例文帳に追加

ＳＳＴＡ実行部５は回路ネットリスト部１、タイミングアサーション部２、遅延モデル部３、及び変動要因統計情報部４から情報を入力し、統計的タイミング解析を実行し、予め作成されたバラツキ基準仕様表から半導体集積回路チップの不良確率を算出する。 - 特許庁

An original speech signal obtained by a speech input part 1 in parallel to the vibration detection signal has its timing adjusted by a delay part 7 and is filtered by a variable type LPF 8 with a passing band characteristic determined based upon the value of the band control signal and then outputted.例文帳に追加

一方、振動検出信号と並行して音声入力部１により取得された元の音声信号は、遅延部７によりタイミングを調整された上、帯域制御信号の値により決まる通過帯域特性で、可変型ＬＰＦ８によりフィルタリングされ、出力される。 - 特許庁

Then, a burden attachment part 33 performs weighting processing using a variable capacity device to each of the selected contiguity drive signals and a synthetic-distribution part 34 forms the synthesized drive signal, which has the ideal delay time, by addition composing the contiguity drive signal which is weighting processed.例文帳に追加

次いで、重荷付け部３３は、選択された隣接駆動信号の各々に対し可変容量デバイスを用いた重み付け処理を行ない、合成・分配部３４は、重み付け処理された隣接駆動信号を加算合成して前記理想遅延時間を有する合成駆動信号を生成する。 - 特許庁

An apparatus in a wireless network includes an encoder for encoding uncompressed video information into packets with variable length of compressed video frames, and a decision processor for selecting a partial bandwidth and queuing delay on a wireless channel for each of the packets based on an intended reception quality.例文帳に追加

無線ネットワーク内の装置が、圧縮されていないビデオ情報を圧縮された可変長のビデオ・フレームを有するパケットに符号化するエンコーダと、意図される受信の質に基づいて各パケットについて無線チャンネル上で部分帯域幅とキューイング遅延を選択する判定プロセッサと、を具える。 - 特許庁

Then, when a temporary abnormal condition-realized state further continues for a predetermined time, even if the influence of the adjustment delay in the controller parameter is eliminated by increasing the adjusting gain, since the temporary abnormal condition-realized state continues, a determination is made that there is abnormality of the variable valve timing device 24.例文帳に追加

この後、更に仮異常条件が成立した状態が所定時間継続する場合は、調整ゲインを大きくしてコントローラパラメータの調整遅れの影響を排除しても、仮異常条件が成立した状態が継続しているため、可変バルブタイミング装置２４の異常有りと判定する。 - 特許庁

Even when the voltage-controlled oscillator operated, following the frequency of an input clock, stops its operation, since the output fixing sections 31 fix outputs of the variable delay circuits 30, the output of the voltage-controlled oscillator 8 is not made unstable.例文帳に追加

従って、入力クロックの周波数に追従して動作する電圧制御発振器が動作停止状態になっても、出力固定部３１によって可変遅延回路３０の出力を固定するため、電圧制御発振器８の出力が不定状態になることがない。 - 特許庁

To provide a voltage-controlled oscillator, a PLL circuit using this, and a variable delay device used for these, allowing operation at a low power voltage without increasing a leakage current, and also to relax lowering of oscillation frequency, in order to lower the power voltage.例文帳に追加

リーク電流を増大させることなく、低い電源電圧で動作させることができ、しかも電源電圧の低電圧化に伴う発振周波数の低下を緩和できる電圧制御発振器、これを用いたＰＬＬ回路、及びこれらに使用する可変遅延器を提供する。 - 特許庁

A phase compensation constant computing portion 15 sets variable setting gains Gd, Gi so as to carry out suitable phase advance compensation and phase delay to a torque signal T, on the basis of vehicular speed indicated by a vehicular speed signal V and steering torque indicated by the torque signal T.例文帳に追加

位相補償定数演算部１５は、車速信号Ｖが表す車速およびトルク信号Ｔが表す操舵トルクに基づいて、トルク信号Ｔに対して適切な位相進み補償および位相遅れ補償が行われるように可変設定ゲインＧｄ，Ｇｉを設定する。 - 特許庁

To provide a control device of a belt type continuously variable transmission, which prevents a slip of a belt nearly without a delay in response to deceleration operation by a driver and without complicating an internal structure and control method, and provides comfortability in driving wherein decelerating feeling the driver does not expect is not generated.例文帳に追加

内部構造や制御方法を複雑化させることなく、運転者の減速操作に対してほぼ応答遅れ無しにベルト滑りを防止でき、しかも、運転者の予期せぬ減速感が発生しない運転時における快適性に優れたベルト式無段変速機の制御装置を提供する。 - 特許庁

This device comprises a voltage control distribution means to output an input clock as a distribution clock so as to have a delay made variable by a control voltage, and a control voltage generation means to generate the control voltage using the phase difference of the data and the distribution clock.例文帳に追加

入力されたクロックを制御電圧によって可変とされた遅延を有するようにして分配クロックとして出力する電圧制御分配手段、及び前記データと前記分配クロックの位相差を用いて前記制御電圧を生成する制御電圧生成手段を備える。 - 特許庁

When the position of a piston in a cylinder in a compression stroke is determined at Step 5 to deviate a predetermined distance or more from a bottom dead center, at Step 6, the operation angle of the lift variable mechanism 1 is greatly controlled and a target value for the close timing of the intake valve is corrected to a slightly-delay side.例文帳に追加

ステップ５で、吸入圧縮行程にある気筒のピストンの位置が下死点よりも所定以上乖離していると判別した場合は、ステップ６でリフト可変機構１に作動角を大きく制御して吸気弁の閉時期をやや遅角側に目標値を補正する。 - 特許庁

When the interference wave is detected, a direct wave among output signals from the selector 24 is inputted to an interference synthesizing circuit 25 via a first filter 26, and other waves are synthesized at the interference synthesizing circuit 25 after being delayed through a second filter 26b and variable delay circuits 31a to 31n.例文帳に追加

干渉波の検出時に、切替器２４の出力信号のうち直接波は第１フィルタ２６ａを介して干渉波合成回路２５に入力し、残りは第２フィルタ２６ｂを介して可変遅延回路３１ａ〜３１ｎを介して遅延させて干渉波合成回路２５で合成する。 - 特許庁

To provide an actuator for a variable optical attenuator that is realized without using a gear head at a low cost so as to attain fine adjustment of an attenuation of a luminous quantity passing through an optical fiber coupler by avoiding a drive error caused by a propagation delay due to backlash at all.例文帳に追加

ギヤヘッドを用いずに可変光減衰器用アクチュエータを実現して、アクチュエータのコストアップを抑えて低コスト化を図ると共に、バックラッシュによる伝達遅れに起因した駆動誤差を皆無にして、光ファイバカプラの通過光量の減衰量の微細な調整を可能にする。 - 特許庁

The jitter control means composed of a frequency dividing circuit 12, phase comparing circuits 14 and 15, counters 15 and 17 and a variable delay circuit 13 updates the select signal until selecting a reception side terminal in which the capacitive reflection pulse is overlapped on the jitter portion of the input clock in the reception side terminal.例文帳に追加

分周回路１２、位相比較回路１４、１５、カウンタ１５、１７、可変遅延回路１３からなるジッタ調整制御手段は、受信側端子における入力クロックのジッタ部分に容量性反射パルスが重なる受信側端子を選択するまで選択信号を更新する。 - 特許庁

To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.例文帳に追加

可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁

To provide a variable cycle type anti-rolling water tank for preventing the generation of noises by relaxing the impact of a rolling-ease fluid colliding with the side wall of a wing tank without a great delay in moving the rolling-ease fluid and the residence of the less-rolling fluid due to a baffle member.例文帳に追加

邪魔部材によって動揺緩和流体の移動に大きな時間遅れや動揺緩和流体の滞留を発生させることなく、ウイングタンクの側壁に衝突する動揺緩和流体の衝撃を緩和し、騒音の発生を防止することのできる可変周期型減揺水槽を提供する。 - 特許庁

To provide a common rail type fuel injection device which can stably control the characteristic of initial fuel injection and compensate thereof for unevenness by obtaining control variable including a delay time of an initiation of fuel injection and a fuel injection quantity so as to control them in order that they are coincident with desired values.例文帳に追加

この発明は，燃料噴射開始遅れ時間から初期燃料噴射量等の制御量を求め，目標値と一致するように制御を行うことにより，初期燃料噴射特性の安定制御とバラツキの修正とが可能なコモンレール式燃料噴射装置を提供する。 - 特許庁

A variable valve timing device 1, an igniter 2 and a knock sensor 3 are arranged, and when the air-fuel ratio is stoichimetric when detecting the knocking, the valve timing is delayed, and when the air-fuel ratio is lean when detecting the knocking, a delay in the valve timing is prohibited, and the ignition timing is delayed.例文帳に追加

可変バルブタイミング装置１と点火装置２とノックセンサ３とを設け、ノッキングが検出された時であって空燃比がストイキの時にバルブタイミングを遅角させ、ノッキングが検出された時であって空燃比がリーンの時に、バルブタイミングを遅角させるのを禁止すると共に点火時期を遅角させる。 - 特許庁

The phase comparison circuit 80 compares the phases of respective signal waveforms of an output signal CK-A for making the clock signal CK pass through the input gate 40-1, and an output signal OT delayed, by making the clock signal CK pass through the input gate 40-2 and the variable delay circuit 70.例文帳に追加

位相比較回路８０は、クロック信号ＣＫが入力ゲート４０−１を経た出力信号ＣＫ−Ａと、クロック信号ＣＫが入力ゲート４０−２と可変遅延回路７０とを経て遅延した出力信号ＯＴとの各信号波形の位相を比較する。 - 特許庁