「variable delay」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Since the delay amount is variable but decided in the system, the receiver side can continuously progress the reproduction.例文帳に追加

遅延量は可変であるが、システム内で定めているために、受信側は、遅延量の中で再生を連続的に進行可能である。 - 特許庁

In the modulation method, a variable delay circuit 312 delays a carrier signal S_C having a prescribed frequency, and outputs a modulated signal S_ESM.例文帳に追加

可変遅延回路３１２は、所定の周波数のキャリア信号Ｓ_Ｃを遅延させて被変調信号Ｓ_ＥＳＭを出力する。 - 特許庁

To eliminate lock determination of a variable valve timing mechanism at engine start, so as to avoid delay of engine start due to the determination.例文帳に追加

エンジン始動時の可変バルブタイミング機構のロック判定を省略可能として、判定によるエンジン始動の遅れを回避する。 - 特許庁

Based on the averaging signal Sh, a variable delay circuit 470 delays an input image data Din to generate an image data D.例文帳に追加

可変遅延回路４７０は、平均化信号Ｓｈに基づいて、入力画像データＤinを遅延して画像データＤを生成する。 - 特許庁

In the demodulation method, a variable delay circuit 312 delays a carrier signal S_C having a prescribed frequency, and outputs a modulated signal S_ESM.例文帳に追加

可変遅延回路３１２は、所定の周波数のキャリア信号Ｓ_Ｃを遅延させて被変調信号Ｓ_ＥＳＭを出力する。 - 特許庁

To reduce torque shock at a time of control mode change over due to variation of response delay time of a variable intake valve lift device.例文帳に追加

可変吸気バルブリフト装置の応答遅れ時間のばらつきによる制御モード切換時のトルクショックを低減できるようにする。 - 特許庁

To avoid knocking due to delay of operation of a variable compression ratio mechanism when accelerating without depending on ignition timing retard accompanied by reduction of torque.例文帳に追加

トルク低下を伴う点火時期リタードによらずに、加速時に可変圧縮比機構等の作動遅れによるノッキングを回避する。 - 特許庁

To prevent a controllability-reduced state of a variable valve timing device from being erroneously determined that there is abnormality of the variable valve timing device by influence of an adjustment delay in control gain.例文帳に追加

制御ゲインの調整遅れの影響で可変バルブタイミング装置の制御性が低下した状態を可変バルブタイミング装置の異常有りと誤判定することを防止できるようにする。 - 特許庁

The data capturing unit (26) captures data at the timing indicated by the delayed clock signal delayed by the variable delay unit (20) from the signal damped by the variable resistor (10).例文帳に追加

データ取り込み部（２６）は、可変抵抗部（１０）によってダンピングされた信号から可変遅延部（２０）によって遅延された遅延クロック信号によって示されるタイミングでデータを取り込む。 - 特許庁

Each of a plurality of variable delay unit 230 to 234 delays signal transitions at the input of a corresponding one of the serially connected inverters by a variable amount.例文帳に追加

複数の可変遅延ユニット２３０〜２３４は、直列接続されたインバータの対応する１つの入力における信号の遷移を可変の量だけ遅延させるように各々が構成されている。 - 特許庁

A writing series and a reading series of the inter-module interface circuit are analyzed, a writing delay is found and the variable life time of a variable array included in the inter-module interface is analyzed.例文帳に追加

モジュール間インタフェース回路の書き込み系列と読み出し系列を解析し、書き込み遅延を求め、モジュール間インタフェースが持つ変数配列の変数のライフタイムを解析する。 - 特許庁

To provide a digitally controlled variable delay circuit having a simple circuit configuration, which is hardly affected by external noise and adds a delay amount unequivocally corresponding to a control signal to secure an arbitrary infinite delay amount equal to or longer than one period.例文帳に追加

外部ノイズによる影響を受け難く、制御信号に対して一意に対応した遅延量を付加して１周期以上の任意な無限遅延量を確保し得る簡素な回路構成のディジタル制御可変遅延回路を提供すること。 - 特許庁

To provide a small-sized delay time change device capable of largely changing delay time without using a liquid crystal or variable length coaxial pipe, and an oscillator, a receiver, a transmitter and a data reproducing device using the delay time change device.例文帳に追加

液晶又は可変長同軸管を用いることなく小型で遅延時間を大きく変化させることのできる遅延時間変更装置、その遅延時間変更装置を用いた発振装置、受信装置、送信装置並びにデータ再生装置を提供する。 - 特許庁

Then a delay equivalent quantity can freely be varied by varying the Q value of a resonance circuit by varying the resistance value of the variable resistor Rr1 and the delay equivalent characteristics matching the delay characteristics of the transmission line can be obtained with this simple arrangement.例文帳に追加

そして、可変抵抗Ｒｒ１の抵抗値を変化させることで共振回路のＱ値を変化させ遅延等価量を自由に可変させることができ、簡単な構成で伝送路の遅延特性にあった遅延等価特性を得ることができる。 - 特許庁

A variable delay device 25 is provided to a post-stage of a voltage-controlled oscillator 21, an output of the variable delay device 25 is used for an output of the PLL circuit 10, and fed to a phase frequency detector 16 as a feedback signal via a 1/N frequency divider 29 or the like.例文帳に追加

可変遅延器２５が電圧制御発振器２１の後段に設けられ、可変遅延器２５の出力は、ＰＬＬ回路１０の出力とされるとともに、Ｎ分周器２９等を介して位相周波数検出器１６へフィードバック信号として送られる。 - 特許庁

The variable delay circuit 101 is provided with delay circuits 102-1-102-n that delay an input signal Fin and a selection circuit 103 that selects one of outputs of the delay circuits 102-1-102-n and outputs the selected output as an output signal Fout.例文帳に追加

可変遅延回路１０１は、入力信号Ｆ_inを遅延させる複数の遅延回路１０２−１〜１０２−ｎと、選択信号ＳＥＬに応じて複数の遅延回路１０２−１〜１０２−ｎの出力のうち１つを選択し、選択された出力を出力信号Ｆ_outとして出力する選択回路１０３とを備えている。 - 特許庁

The delay time DT of a delay circuit 12 is made longer than attack control time AT so as to complete attack control when a sound signal to be inputted to a variable gain amplifier circuit 13 attacks.例文帳に追加

遅延回路１２の遅延時間ＤＴをアタック制御時間ＡＴよりも長くし、可変利得増幅回路１３に入力する音響信号のアタック時には、アタック制御が完了しているようにする。 - 特許庁

To provide a delay circuit in which the minimum delay does not become large while it has a wide variable range by realizing the change of a capacity value without adding the parasitic capacity of an unnecessary switch element.例文帳に追加

不必要なスイッチ素子の寄生容量を付加することなく容量値の変更を実現することで、広い可変範囲を持ちながら最小遅延が大きくならない遅延回路の提供。 - 特許庁

A delay control unit 13 controls the variable delay time of the clock generation unit 12 such that the proportion of the first voltage level period of the clock SCK relative to a cycle of the clock RCK approaches a predetermined proportion.例文帳に追加

遅延制御部13は、クロックRCKの周期に対するクロックSCKの第１の電圧レベル期間の割合が予め定められた割合に近づくようにクロック生成部12の可変遅延時間を制御する。 - 特許庁

Delay values of the respective data paths are adjusted to the phase difference by adjusting a first variable delay circuit based on the comparison result for every data path, and its counter value is kept.例文帳に追加

前記データパス毎に、前記比較結果に基づいて第１の可変遅延回路を調整することにより、それぞれの前記データパスの遅延値を前記位相差に調整するとともに、そのカウンタ値を保持する。 - 特許庁

To provide a variable delay optical buffer circuit for optionally controlling delay of optical signals for realizing an optical buffer circuit essential for realizing a superspeed optical network in the next generation and afterward.例文帳に追加

次世代以降の超高速光ネットワークを実現するために必要不可欠な光バッファ回路を実現するために、光信号の遅延を任意に制御できる可変遅延型光バッファ回路を提供する。 - 特許庁

A feedback delay analyzing means 4 finds signal delay time on a feedback route from the output of a frequency variable oscillation circuit to the input of a phase frequency comparator circuit.例文帳に追加

フィードバック遅延解析手段４は、前記周波数可変型発振回路の出力から前記位相周波数比較回路の入力までのフィードバック経路における信号遅延時間を求める。 - 特許庁

To provide a circuit configuration wherein an amplitude becomes maximally large without distorting an output pulse waveform while keeping a character that a delay time is proportional to an inverse of an external control voltage, in a variable delay time pulse amplifier.例文帳に追加

可変遅延時間パルス増幅器において、遅延時間が外部制御電圧の逆数に比例する性質を保ったまま、出力パルス波形が歪むことなく、またその振幅を大きくすること。 - 特許庁

The adder section 7 adds the signal fed from the variable HPF 6 to the input signal delayed by a delay section 2 to provide an output signal.例文帳に追加

加算部７は、可変ＨＰＦ６が送る信号を遅延部２により遅延された入力信号に加算して出力信号とする。 - 特許庁

The variable delay circuit 109 (110) is provided with a multi- input logic gate circuit 119 (121) each having three input terminals or more respectively.例文帳に追加

可変遅延回路１０９，１１０は３つ以上の入力端子を有する多入力論理ゲート回路１１９，１２１を備える。 - 特許庁

A variable delay circuit 10 successively delays an input clock CKin to generate delayed clocks CK(1) to CK(k) having different phases.例文帳に追加

可変遅延回路１０は、入力クロックＣＫｉｎを順次遅延させ、それぞれ位相が異なる遅延クロックＣＫ（１），・・・ＣＫ（ｋ）を生成する。 - 特許庁

This signal is delayed by a variable delay means 7 and a position detection slice signal S4 is generated by a position detection slice signal preparing means 8.例文帳に追加

これを可変遅延手段７で遅延し、位置検出スライス信号作成手段８で位置検出スライス信号Ｓ４を発生する。 - 特許庁

The semiconductor testing device 1 includes a driver pin block 11, a determination part 12 for adjustment, and a variable delay amount data generation part 14 or the like.例文帳に追加

半導体試験装置１は、ドライバピンブロック１１、調整用判定部１２、及び可変遅延量データ発生部１４等を備える。 - 特許庁

Variable delay devices VD1 to VD4 are respectively provided on the signal line of a plurality of clocks CT1 to CT4 comprising a clock tree.例文帳に追加

クロックツリーを構成する複数のクロックＣＴ１〜ＣＴ４の信号線上にそれぞれ可変遅延器ＶＤ１〜ＶＤ４を設ける。 - 特許庁

In the cold starting, a lift quantity of an intake valve is reduced by a variable lift mechanism, and the intake valve opening timing is set in an ignition timing delay position.例文帳に追加

冷間始動時に、可変リフト機構により吸気弁のリフト量を小さくし、吸気弁開時期を遅角位置に設定する。 - 特許庁

Variable and constraint nodes are implemented using an accumulator module 1302, a subtractor module 1304 and a delay pipeline 1306.例文帳に追加

累算器モジュール１３０２と、減算器モジュール１３０４と、遅延パイプライン１３０６とを用いて、可変ノードと制約ノードとが実現される。 - 特許庁

Response delay is forcedly caused by processing a target value used in feedback control of a variable valve timing device by a low-pass filter.例文帳に追加

可変バルブタイミング装置のフィードバック制御に用いる目標値をローパスフィルタ処理することで、強制的に応答遅れを生じさせる。 - 特許庁

To ensure an oscillation frequency variable range with a little margin by reducing the influence of variations in transistor elements constituting a delay circuit 1.例文帳に追加

遅延回路１を構成するトランジスタ素子のばらつきの影響を低減し、少ない余裕で発振周波数可変範囲を確保する。 - 特許庁

This variable delay generating circuit includes a precondition circuit and operates to be able to supply a precondition signal in accordance with an input signal.例文帳に追加

可変遅延生成回路は、事前条件回路を含み、入力信号に応じて事前条件信号を供給可能に作動する。 - 特許庁

An output variable delay circuit 12 regulates the skew among test signals corresponding to the signal pins of the semiconductor device 30.例文帳に追加

出力可変遅延回路１２は、半導体装置３０の信号ピンに対応するテスト信号の各信号間のスキューを調整する。 - 特許庁

To provide a spectrum diffusion clock generator (SSCG) capable of reducing disorder of clock duty ratio caused in a variable delay circuit.例文帳に追加

可変遅延回路で生じるクロックのデューティ比の崩れを低減することができるスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）を提供する。 - 特許庁

To calibrate a lag time of each variable delay circuit for generating timing in a condition near to an actual operation to maintain a calibrated value in the practical operation.例文帳に追加

タイミング発生用の各可変遅延回路の遅延時間を実動作に近い条件で校正し、校正値を実動時も維持させる。 - 特許庁

To provide a control device for a variable valve system capable of simplifying control being stable and extremely low in following delay.例文帳に追加

安定かつ追従遅れが極めて小さい制御を簡易にすることができる可変動弁システムの制御装置を提供すること。 - 特許庁

A variable delay part 58 receives the adjustment control signal ADJ, adjusts internal delay time and outputs a second output signal OS2 by delaying the second auxiliary signal TS2 just for the internal delay time.例文帳に追加

可変遅延部５８は、調節制御信号ＡＤＪを受信して内部遅延時間を調節し、第２予備信号ＴＳ２を内部遅延時間だけ遅延させた第２出力信号ＯＳ２を出力する可変遅延部とを具備することを特徴とする信号伝達回路。 - 特許庁

A delay control circuit receives plural phase comparison results from the phase comparing circuit in order and adjusts the delay time of the variable delay circuit according to the comparison results to make the pase of the delayed clock signal coincide with that of the reference clock signal.例文帳に追加

遅延制御回路は、位相比較回路による複数回の位相の比較結果を順次に受け、これ等複数回の位相の比較結果に基づいて可変遅延回路の遅延時間を調整し、遅延クロック信号と基準クロック信号との位相を一致させる。 - 特許庁

The delay quantity control unit 106 controls the increase/decrease of the delay quantity set at present in variable delay units 107 and 108 from both the phase error quantity outputted form the phase error calculating unit 104 and the synchronous state outputted form the synchronous state deciding unit 105.例文帳に追加

遅延量制御部１０６は位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５から出力される同期状態から、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。 - 特許庁

In order to give a duty ratio adjustment function to a delay generating circuit DGD composed of multiple stage invertors within the variable delay circuit 2, (two) input NAND gates 20 and 30 of which input is an input signal S and delay outputs G1 and G2 of previous stage, are provided.例文帳に追加

可変遅延回路内の多段のインバータで構成される遅延発生回路ＤＧＤに、デューティ比調整機能を持たせるために、入力信号Ｓと前段の遅延出力Ｇ１，Ｇ２とを入力とする２入力ＮＡＮＤゲート２０，３０を設ける。 - 特許庁

When the game ball flowing in the variable winning device reaches the delay mechanism, performance execution means executes a performance notifying a player to enter the game ball in the variable operation-start hole.例文帳に追加

可変入賞装置内に流入した遊技球が遅延機構に到達したとき、演出実行手段が、可変始動口へ遊技球を入賞させるよう遊技者に報知する演出を実行する。 - 特許庁

In an uncontrolled state of a control means, a variable valve timing mechanism of an intake valve is set to the ignition timing delay side, and a variable valve timing mechanism of the rotary valve is set to the ignition timing advance side.例文帳に追加

制御手段の非制御状態において、吸気弁の可変バルブタイミング機構は、遅角側に設定されているとともに、ロータリバルブの可変バルブタイミング機構は、進角側に設定されている。 - 特許庁

Optical pulse from an optical pulse source 9 is made incident on a variable optical delay line circuit composed of cascade-connected characteristic-variable asymmetrical Mach-Zehnder interferometers 102 and 102, through an optical multiplexer/demultiplexer 101.例文帳に追加

パルス光源９からパルス光を、光合分波器１０１を介して、縦続接続特性可変非対称マッハツェンダ型干渉計１０２，１０３でなる可変光遅延線回路に入射する。 - 特許庁