「variable delay」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The digital-to-analog conversion device includes a variable delay buffer circuit and a plurality of synchronization circuits.例文帳に追加

デジタル／アナログ変換装置は、可変遅延バッファ回路と複数の同期化回路を有する。 - 特許庁

To suppress variation of transmission delay for each variable-length packet when transmitting a variable-length packet from a transmission device to a receiving device.例文帳に追加

送信装置から受信装置へ可変長パケットを送信する際に、可変長パケット毎の伝送遅延の揺らぎを抑制する。 - 特許庁

A delay circuit 3 delays address difference data DAD denoting a delay of a video signal by a prescribed time DLY1 and gives the delayed signal to a variable delay circuit 6 so as to delay the revision of a delay amount of an audio signal more than a delay amount revision time of the video signal.例文帳に追加

映像信号の遅延量を示すアドレス差データＤＡＤを、ディレイ回路３により所定時間ＤＬＹ１だけ遅延させて、可変遅延回路６に供給することにより、音声信号の遅延量変更を映像信号の遅延量変更時点より遅延させる。 - 特許庁

To provide a DDL(delay locked loop) type timing control circuit with a small area and low power consumption without increasing the number of variable delay circuits.例文帳に追加

可変遅延回路数を増やすことなく小面積で低消費電力のＤＬＬ形式のタイミング制御回路を提供する。 - 特許庁

In order to control an impulse generation timing, a transmission trigger is adapted to change delay times of the variable delay lines 213-215.例文帳に追加

インパルス発生タイミングをコントロールするため、送信トリガを可変遅延線２１３〜２１５の遅延時間を変えることで対応するようにした。 - 特許庁

The feedback amplifier 5 controls the variable constant current source 1 so an output of the smoothing circuit 4 matches with a set Delay voltage.例文帳に追加

フィードバック増幅器５は、平滑回路４の出力が設定Delay電圧に一致するように、可変定電流電源１を制御する。 - 特許庁

The generated event is processed by a delay control apparatus 7, and a variable delay circuit 4 is controlled to improve the accuracy of the coincidence counting.例文帳に追加

発生したイベントを遅延時間制御装置７にて処理し、可変遅延回路４を制御し、同時計数の精度を向上させる。 - 特許庁

To provide a semiconductor integrated circuit device using a variable delay circuit capable of highly accurately controlling a delay time.例文帳に追加

高い精度で遅延時間を制御できる可変遅延回路を用いた半導体集積回路装置を提供することを目的とする。 - 特許庁

In this case, a variable delay circuit 17' makes adjustment, to reduce a delay t1 in the turn-on timing on the main switching element 3.例文帳に追加

その場合には可変遅延回路１７’が、主スイッチング素子３のターンオンタイミングの遅れ時間ｔ１を短くするように調整する。 - 特許庁

The variable delay devices VD1 to VD4 are capable of respectively varying the delay value at equal timing with control signals CR1 to CR4.例文帳に追加

可変遅延器ＶＤ１〜ＶＤ４は、それぞれ制御信号ＣＲ１〜ＣＲ４で遅延値を等間隔で変更することを可能とする。 - 特許庁

To provide a delay synchronous circuit that is stably synchronized with an external clock where a load of a variable delay device is released at a high frequency oscillation.例文帳に追加

高周波動作時に可変遅延器の負荷を減少させ、外部クロックに安定的に同期する遅延同期回路を提供する。 - 特許庁

Although a set effective compression ratio which becomes a target is reduced when accelerating, an actual effective compression ratio is changed in delay due to delay of operation of the variable compression ratio mechanism and the variable valve train.例文帳に追加

加速時には、目標となる設定有効圧縮比を低下させるが、実際の有効圧縮比は、可変圧縮比機構や可変動弁機構の作動遅れにより遅れて変化する。 - 特許庁

To continuously set fine delay time highly accurately in a wide variable width without being limited to the variable range of a variable load capacity in a simple and small-sized configuration.例文帳に追加

簡単かつ小型な構成で、可変負荷容量の可変範囲に制限されることなく、微小な遅延時間を高精度かつ広い可変幅で連続的に設定可能とする。 - 特許庁

To avoid transitional knocking caused by delay in response of a variable compression ratio mechanism in acceleration, in an internal combustion engine having the variable compression ratio mechanism and a variable valve train.例文帳に追加

可変圧縮比機構と可変動弁機構とを備える内燃機関において、加速時の可変圧縮比機構の応答遅れによる過渡的なノッキングを回避する。 - 特許庁

This device is provided with voltage sources 100,102, a variable delay circuit 104, a relay switch 110, a variable resistor 112, and a variable voltage source 114 to correspond to a driver DR1.例文帳に追加

ドライバＤＲ１に対応するように、電圧源１００、１０２、可変遅延回路１０４、リレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４が設けられている。 - 特許庁

To remove fine variation and a noise component included in a controlled variable and a manipulated variable without causing any delay of the control response of a controlled variable for a command value.例文帳に追加

指令値に対する制御量の制御応答に遅れを生じさせることなく、制御量や操作量に含まれている細かい変動やノイズ成分を除去する。 - 特許庁

More preferably, the first external power source is utilized for the delay unit part of the variable delay circuit of the DLL circuit and the power source noise generated in the second external power source is prevented from being transmitted to the variable delay circuit.例文帳に追加

本発明では、より好ましくは、ＤＬＬ回路の可変遅延回路の遅延ユニット部に、上記の第１の外部電源が利用され、第２の外部電源に発生する電源ノイズが可変遅延回路に伝わらないようにする。 - 特許庁

To provide real-time communication of multimedia data over heterogeneous networks that may include constant delay networks, variable delay networks, that have a common reckoning of time, and variable delay networks that do not have a common reckoning of time.例文帳に追加

一定遅延ネットワーク、時間の共通計算を有する可変遅延ネットワーク、および時間の共通計算を有していない可変遅延ネットワークを含めることができる異種ネットワークを介したマルチメディア・データのリアルタイム通信を提供する。 - 特許庁

In a circuit having flip-flop circuits employing the thin film transistors, a variable delay circuit is provided on at least one of input terminals of the flip-flop circuit and malfunction is prevented by adjusting a delay amount of the variable delay circuit.例文帳に追加

薄膜トランジスタを用いたフリップフロップを有する回路において、フリップフロップ回路の入力端子の少なくとも１つに、可変遅延回路を設け、その可変遅延回路の遅延量を調整することによって、誤動作を防止する。 - 特許庁

The delay control circuit and variable delay circuit are prevented from operating unnecessarily, so the leading or lagging quantity of the phase of the control clock signal in single phase adjustment becomes a minimum unit that the variable delay circuit can adjust.例文帳に追加

遅延制御回路および可変遅延回路が余分に動作することが防止されるため、１回の位相調整における制御クロック信号の位相の進み量または遅れ量は、可変遅延回路が調整可能な最小単位になる。 - 特許庁

First and second test clock signals TST-CLK1, TST-CLK2 are generated from a common basic test clock signal TST-CLKM using a delay line 10 which a delay time is variable and a delay stage 12 of which a delay time is fixed.例文帳に追加

遅延時間が変更可能な遅延線（１０）と遅延時間が固定された遅延段（１２）とを用いて共通の基本テストクロック信号（ＴＳＴ＿ＣＬＫＭ）から第１および第２のテストクロック信号（ＴＳＴ＿ＣＬＫ１，ＴＳＴ＿ＣＬＫ２）を生成する。 - 特許庁

Then, the light source lighting delay time is made variable and the light source lighting delay time is made longer for the user who closes the member slowly (light source lighting delay time (a)) and is made shorter for the user who closes the member fast (light source lighting delay time (b)).例文帳に追加

そこで、光源点灯遅延時間を変更可能とし、ゆっくり閉じるユーザーには光源点灯遅延時間を長く（光源点灯遅延時間ａ）、早く閉じるユーザーには短くする（光源点灯遅延時間ｂ）。 - 特許庁

To obtain a delay signal sequence of a time interval shorter than the shortest delay transmission time of a signal transmission element or a delay time variable transmission element, and solve a disadvantage of the obtained delay signal sequence.例文帳に追加

信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることと、得られた遅延信号列に付随する不都合を解決することである。 - 特許庁

To cancel a response delay of a turbosupercharger so as to improve operability by using compression ratio variable control by means of a variable compression ratio device.例文帳に追加

可変圧縮比装置による圧縮比の可変制御を利用して、ターボ過給機の応答遅れを相殺し、運転性を改善する。 - 特許庁

The variable attenuator 17, the distortion generator 19 and the delay device 28 are connected in series.例文帳に追加

可変減衰器１７、歪み発生器１９および遅延器２８は直列に接続されている。 - 特許庁

The variable frequency multi-phase oscillator includes a correlator, a plurality of delay cells, and an NOR circuit.例文帳に追加

この可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。 - 特許庁

The variable coefficient filter 3 determines a filter coefficient on the basis of the resultant delay wave information.例文帳に追加

可変係数フィルタ３は、得られた遅延波情報に基づいてフィルタ係数を決定する。 - 特許庁

To provide torque response of characteristics as demanded irrespective of delay of a variable valve system at a transient time.例文帳に追加

可変動弁機構の過渡時の遅れに拘わらず要求通りの特性のトルク応答性を得る。 - 特許庁

The variable frequency multi-phase oscillator includes a correlator, a plurality of delay cells, and a NOR circuit.例文帳に追加

この可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。 - 特許庁

In a digital PLL circuit, a first variable delay circuit 4 has four delay unit circuits 22 to 25, each of which has at least two delay elements(DE) and two switches.例文帳に追加

デジタルＰＬＬ回路において、第１可変遅延回路４は４段の遅延単位回路２２〜２５を備え、各遅延単位回路は少なくとも２つの遅延素子（ＤＥ）と２つのスイッチとを含む。 - 特許庁

In a preferred embodiment, the first variable delay line has an array of delay paths where each path is curved differently from the others to provide an incrementally different delay.例文帳に追加

好ましい一実施形態では、第１の可変遅延線は、各経路が他の経路と異なって湾曲されて増分的に異なる遅延を提供する遅延経路のアレイを備える。 - 特許庁

The transmission side adjustment control unit 16 gives a delay setting value to a variable delayer 20 of the transmission side, and performs adjustment of a transmission side delay by changing the delay setting value in steps.例文帳に追加

送信側調整制御部１６は、送信側の可変ディレイヤ２０にディレイ設定値を与え、そのディレイ設定値を段階的に変化させることにより、送信側ディレイの調整を行う。 - 特許庁

To provide a variable delay circuit that can control a high frequency signal over a wide range with high accuracy by eliminating occurrence of inversion of a delay time increment due to delay dispersion in the circuit.例文帳に追加

回路の遅延ばらつきによる遅延時間増分の逆転現象を無くし、高周波信号を高精度で広範囲に渡り制御可能な可変遅延回路を提供する。 - 特許庁

Thus, the phase can be controlled with the number of gradations or resolution corresponding to the number of fixed delay circuits only by using one variable delay circuit to the plural fixed delay circuits.例文帳に追加

複数個の固定遅延回路に対して1個の可変遅延回路を用いるだけで、固定遅延回路の数に応ずる階調数若しくは分解能で位相制御が可能になる。 - 特許庁

A variable delay circuit 200 imparts a predetermined delay amount to the input clock signal based upon the delay control value 104 to generate and output the output clock signal.例文帳に追加

可変遅延回路２００により、遅延制御値１０４に基づいて入力クロック信号に所定の遅延量を与えることにより出力クロック信号を生成して出力する。 - 特許庁

Thus, the delay time of the variable delay circuit 3 is delayed only for a cycle, and the rising is generated from the half delay time so that a duty cycle can be set so as to be 50%.例文帳に追加

従って、可変遅延回路３の遅延時間を周期の分だけ遅延し、その半分の遅延時間から立ち上がりを生成するので、デューティサイクルを５０％にすることができる。 - 特許庁

The clocks CL2 and CL3 are obtained from the common clock CL1 by a delay adjusting circuit 101 and a delay time variable delay adjusting circuit 102 when being independently delayed.例文帳に追加

クロックＣＬ２，ＣＬ３は共通のクロックＣＬ１からそれぞれ遅延調整回路１０１及び遅延時間可変遅延調整回路１０２によって独立して遅延されて得られる。 - 特許庁

A memory circuit is provided for storing an optimum initial delay set value for a variable delay circuit in a DLL on every operating clock frequency.例文帳に追加

ＤＬＬにおける可変遅延回路について動作クロック周波数毎の最適な初期遅延量設定量を記憶する記憶回路を備える。 - 特許庁

To provide a delay control circuit which delays a strobe signal by using a variable delay circuit including a plurality of unit delay elements and which performs an operation test of all the unit delay elements in a short time, not depending on the nonuniformity in the unit delay time of each chip.例文帳に追加

複数の単位遅延素子から構成される可変遅延回路を用いてストローブ信号を遅延させるものであって、チップ毎の単位遅延時間のばらつきによらず、全単位遅延素子の動作テストを短時間で行うことができる遅延制御回路の提供。 - 特許庁

A phase difference detection circuit 33 detects the phase difference between the clock CLK0 input into the first variable delay circuit 31 and the clock output from the second variable delay circuit 32, and a delay control circuit 34 controls delays in the first and second variable delay circuits 31 and 32 simultaneously to the same degree to bring the phase difference to zero.例文帳に追加

位相差検出回路３３は、第１の可変遅延回路３１に入力するクロックＣＬＫ０と第２の可変遅延回路３２から出力するクロックとの位相差を検出し、この位相差が０になるように、遅延制御回路３４により第１および第２の可変遅延回路３１，３２の遅延量を同時に同じだけ制御する。 - 特許庁

To provide a test circuit for a variable delay element in which even a micro variation of delay time can be measured accurately and GO/NO GO test for a variable delay element can be carried out accurately in a short time.例文帳に追加

可変遅延素子の遅延時間変化量が非常に小くても、微小な遅延時間変化量を精度良く測定でき、可変遅延素子の良否判定を短時間に精度良く実施することが可能となる可変遅延素子のテスト回路を提供する。 - 特許庁

To provide a variable delay circuit that has no non-operable voltage zone in a differential control voltage, and is secured in stable operations of a voltage control delay circuit and a voltage control oscillation circuit or the like when the variable delay circuit is used in these circuits.例文帳に追加

差動制御電圧に動作不能電圧域がなく、これを電圧制御遅延回路や電圧制御発振回路等に使用する場合には、これらの安定動作を確保することができるようにした可変遅延回路を提供する。 - 特許庁

A semiconductor device is provided with a variable delay circuit 10 which delays output data of the logic circuit 5 between the logic circuit 5 and an output latch circuit 2 and equipped with a control circuit 6 which controls a delay quantity of the variable delay circuit 109 based upon an observed operation environment.例文帳に追加

論理回路５と出力ラッチ回路２の間に、論理回路５の出力データを遅延する可変遅延回路１０を設け、この可変遅延回路１０の遅延量を観測された動作環境に基づき制御する制御回路６を備える。 - 特許庁

A delay controller 36 makes delay values of variable delays 12, 22 to be 0 as the initial values and controls so that count deviation does not occur for the delay values of the variable delays 12, 22 for a system, in which the count value is less based on the count values N0, N1.例文帳に追加

遅延制御回路３６は、初期設定として可変遅延部１２，２２の遅延量を０とし、カウント値Ｎ０，Ｎ１に基づき、カウント値が少ない方の系の可変遅延部１２，２２の遅延量をカウント差が生じないように制御する。 - 特許庁

In a DLL operation mode, a delay locked loop circuit is constituted of a variable delay circuit 110, a phase comparison circuit 120, a shift logic circuit 180, a delay control value retention circuit 170, a variable constant current circuit 140, and a voltage generation circuit 150.例文帳に追加

ＤＬＬ動作モードでは、可変遅延回路１１０と、位相比較回路１２０と、シフト論理回路１８０と、遅延制御値保持回路１７０と、可変定電流回路１４０と、電圧生成回路１５０とによりディレイロックドループ回路が構成される。 - 特許庁