「variable delay」に関連した英語例文の一覧と使い方(9ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > variable delayに関連した英語例文

>"variable delay"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文

variable delayの部分一致の例文一覧と使い方

該当件数 : 741件

＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15 次へ＞

例文

The transmission characteristic controller 49 controls variable attenuators 47a and 47b based on the amplitude difference signal and controls the variable phase shifters 46a and 46b based on the delay time difference signal.例文帳に追加

伝送特性制御部４９は、振幅差異信号に基づいて可変減衰器４７ａおよび４７ｂを制御し、遅延時間差異信号に基づいて可変位相器４６ａおよび４６ｂを制御する。 - 特許庁

An optical demultiplexer 5 demultiplexes a signal light 1 into two, the one is given to a 1st optical variable attenuator 7, and the other is given to a 2nd optical variable atteneuator 7 via an optical delay device 6, respectively.例文帳に追加

信号光１を光分波器５で二分岐し、一方を第１の光可変減衰器７に入力し、他方を光遅延器６を介して第２の光可変減衰器７にそれぞれ入力する。 - 特許庁

In this integrated circuit device, the variable delay circuit inside the DLL circuit is omitted, instead a first reference clock N2 is generated by frequency-dividing a real clock N1 instead and a second reference clock N5 is generated by frequency-dividing timing signals N4 generated from the variable delay circuit 2 where the real clock passes through.例文帳に追加

ＤＬＬ回路内の可変遅延回路を省略し、代わりにリアルクロックＮ１を分周して第１の基準クロックＮ２を生成し、該リアルクロックが通過する可変遅延回路２から生成されるタイミング信号Ｎ４を分周して第２の基準クロックＮ５を生成する。 - 特許庁

At this point, an output clock CLK0 of a clock supply source 2 input into the first variable delay circuit 31 is fed to a clock input end of a device 1 via a cable 4, then is returned back via the cable 4 and output from the second variable delay circuit 32.例文帳に追加

この時点で第１の可変遅延回路３１へ入力するクロック供給源２の出力クロックＣＬＫ０は、ケーブル４を介してデバイス１のクロック入力端へ送出され、その後、ケーブル４を介して戻ってきて第２の可変遅延回路３２から出力される。 - 特許庁

例文

To prevent the driving force output to a drive shaft from getting down according to the delay of advance angle of the valve timing by a variable valve timing mechanism.例文帳に追加

可変バルブタイミング機構によるバルブタイミングの進角の遅れに伴って駆動軸に出力される駆動力が落ち込むのを抑制する。 - 特許庁

例文

Furthermore, serial/parallel conversion by a shift register circuit results in remarkable reduction in the number of control lines which control the plurality of variable delay circuits.例文帳に追加

また、シフトレジスタ回路によるシリアル−パラレル変換により、複数の可変遅延回路を制御する制御線の本数を大きく削減する。 - 特許庁

To provide a control device of a continuously variable transmission, restraining delay of a change in actual oil pressure to a change in target oil pressure.例文帳に追加

目標油圧の変化に対する実際の油圧の変化の遅れを抑制することのできる無段変速機の制御装置を提供する。 - 特許庁

To ameliorate the release delay of a lockup clutch which may occur during rapid deceleration of a vehicle in the vehicle on which a belt type continuously variable transmission is mounted.例文帳に追加

ベルト式無段変速機を搭載した車両において、車両の急減速時に生じ得るロックアップクラッチの解放遅れを改善する。 - 特許庁

To suppress knocking generated by response delay of a variable compression ratio mechanism 21 while suppressing excessive pressurization and pressure accumulation in accordance with frequency of accelerator operation.例文帳に追加

アクセル操作頻度に応じて、過剰な加圧や蓄圧を抑制しつつ、可変圧縮比機構２１の応答遅れによるノッキングの発生を抑制する。 - 特許庁

例文

Although the data strobe signal DQS0 is also inputted to the variable delay circuit 4, 1/2 of the counter value of the counter 6 is inputted.例文帳に追加

可変遅延回路４にもデータストローブ信号ＤＱＳ０が入力されるが、この回路にはカウンタ６のカウンタ値の１／２が入力される。 - 特許庁

例文

A data strobe signal DQS0 is inputted to the variable delay circuit 3, and each time the signal is inputted, the counter 6 counts up.例文帳に追加

可変遅延回路３にはデータストローブ信号ＤＱＳ０が入力され、この信号が入力されるたびにカウンタ６がカウントアップを行う。 - 特許庁

To stabilize a delay interferometer without using a wavelength variable continuous laser, thereby stabilizing a phase difference between adjacent optical pulses of a multiplexed optical signal.例文帳に追加

波長可変連続レーザを用いずに遅延干渉計を安定化させ、多重化光信号の隣接光パルス間の位相差を安定化させる。 - 特許庁

To provide a variable delay device that enables reduction in capacity of its linearizing memory and to provide a semiconductor test device employing it.例文帳に追加

可変遅延装置が備えるリニアライズメモリの容量を低減可能とする可変遅延装置及びこれを用いる半導体試験装置を提供する。 - 特許庁

The variable compression ratio device 2 includes: the variable valve gear 20 for changing a valve timing of a suction valve 21; the variable compression mechanism 60; and a phase locking mechanism for locking the valve timing to an intermediate angle, which is away from a maximum delay angle toward a phase advancing side.例文帳に追加

この可変圧縮装置２は、吸気バルブ２１のバルブタイミングを変更する可変動弁機構２０と、機械圧縮比を変更する可変圧縮機構６０と、バルブタイミングを最遅角よりも進角側の中間角に固定する位相固定機構を含む。 - 特許庁

The oscillator also includes a programmable current circuit 50 operable to rob a variable amount of current from the output node of the inverter to control the duration of a delay period τ associated with the delay element.例文帳に追加

また、発振器は、インバータの出力ノードから可変の量の電流を奪い取ることによりこの遅延素子に関連した遅延周期τの持続時間を制御するよう動作可能なプログラマブル電流回路５０を備える。 - 特許庁

To provide a demodulation device for differential phase-modulated signal light whose variable range for the delay amount in a delayed interferometer is wide, as well as, which can stably attain the required delay amount, even if the device is influenced by external vibrations, etc.例文帳に追加

遅延干渉計における遅延量の可変範囲が広く、かつ、外来振動等の影響を受けても所要の遅延量を安定して実現できる、差動位相変調信号光の復調装置を提供する。 - 特許庁

A second variable logic delay means 16 operates on a normal power source, delays the output of the data holding means 13 with a delay time which is variably set, and restores it to the input of the data holding means 13 with its logic inverted.例文帳に追加

第２の可変論理遅延手段１６は、通常電源で動作し、データ保持手段１３の出力を、可変に設定される遅延時間で遅延し、かつ、論理を反転させて、データ保持手段１３の入力に戻す。 - 特許庁

Adjusting a delay of the variable delay circuit 160 (260) on the basis of the result of detection stored in the detection storage circuit 140 (240) can synchronize a phase of a signal capturing clock signal within the signal confirmation time width.例文帳に追加

該検出記憶回路に記憶されている検出結果を元に、可変ディレイ回路１６０、２６０のディレイ値を調整して、信号確定時間幅内に信号取り込み用クロック信号の位相を同期させる。 - 特許庁

To realize a variable light delay device using an optical modulator capable of adjusting delay quantity corresponding to an inputted optical signal by using a single wavelength converter and a loop-like optical path.例文帳に追加

単一の波長変換器とループ状光路とを用いて、入力する光信号に応じて遅延量を調整することのできる光変調器を用いた可変光遅延装置を実現することを目的とする。 - 特許庁

A variable delay circuit is provided in the bridge filter 22 and the delay time is set to be long in the case that the polarities of a bow speed Vb coincides with the waveform signals and be short in the case that both polarities are different.例文帳に追加

ブリッジフィルタ２２には可変遅延回路が設けられており、その遅延時間は、弓速度Ｖｂと波形信号との極性が一致する場合は長く、両極性が異なる場合は短く設定される。 - 特許庁

To adjust a phase difference between both pulse signals to substantially provide a phase difference of 180 degrees to the two pulse signals even when there is dispersion in a delay amount of each of inverters being component of a variable delay circuit.例文帳に追加

可変遅延回路を構成する個々のインバータの遅延量にばらつきがあっても、２つのパルス信号が実質的に１８０度の位相差を有するように、両パルス信号の位相差を調整できるようにする。 - 特許庁

The variable capacitors C2 and C4 of the second delay circuit 3 are controlled by the control voltage VC outputted from the low-pass filter 6 so that the phases of the input/output clock of the second delay circuit 3 are made to coincide by the phase comparator 5.例文帳に追加

第２の遅延回路３の入出力クロックの位相が位相比較器５で一致するようにローパスフィルタ６から出力する制御電圧ＶＣで第２の遅延回路３の可変キャパシタＣ２，Ｃ４を制御する。 - 特許庁

A beam control circuit of a UWB array antenna of low cost is realized in which a programmable delay line of 5-6 bits can be applied to the variable delay lines 213-215 for high speed control with no change in transmission spectrum.例文帳に追加

可変遅延線２１３〜２１５は５から６ビットのプログラマブル遅延線が適用でき、高速制御が可能で、送信スペクトルが変化せず、かつ低コストなＵＷＢアレイアンテナのビーム制御回路が実現した。 - 特許庁

A delay deciding circuit 3 decides the delay quantity of the logic circuit 2 or the like, an output voltage control circuit 4 controls the output voltage Vout of an output voltage variable power supply part 5 corresponding to the decided result and when the delay quantity is great, the output voltage Vout is increased.例文帳に追加

遅延判定回路３は論理回路２等の遅延量を判定し、出力電圧制御回路４は前記判定の結果により出力電圧可変型電源供給部５の出力電圧Ｖｏｕｔを制御し、前記遅延量が大きいとき出力電圧Ｖｏｕｔを増大する。 - 特許庁

To enables a variable delay device, which is applied to a loop part, etc., of a musical sound synthesizer to delay an input signal, to hold a fixed output value by suppressing the generation of noise even when an integral part and a decimal part of a delay means are discontinuously controlled.例文帳に追加

楽音合成装置のループ部などに適用して入力信号を遅延する可変遅延装置において、遅延手段の整数部と小数部を不連続に制御する場合でもノイズの発生を抑え一定の出力値を保持できるようにすることを目的とする。 - 特許庁

In addition, the delay setting circuit 11 guarantees constant synchronicity in a spread spectrum clock by detecting an output state (clock edge) of a delay element of the variable delay circuit 2, and by restricting phase difference between the reference clock and the modulation clock to a prescribed range (for example, a half of reference clock period).例文帳に追加

又遅延設定回路１１は可変遅延回路２の遅延素子の出力状態（クロック縁）を検知し、基準クロックと変調クロックの位相差を所定の範囲（例えば基準クロック周期の１／２）に制限することにより、拡散クロックにおいて一定の同期性の保証をする。 - 特許庁

The delay time variable delay circuit 5 adjusts the delay time between the horizontal synchronizing signal and the switching synchronizing signal so that the rising/falling of the horizontal synchronizing signal and the rising/falling of the switching synchronizing signal are not lapped based on the detected voltage of the power source and the detected horizontal frequency.例文帳に追加

前記遅延時間可変遅延回路５は、検出した電源電圧および水平周波数に基づいて、水平同期信号の立下り／立上りとスイッチング信号の立下り／立上りとが重ならないように、水平同期信号とスイッチング同期信号の間の遅延時間を調整する。 - 特許庁

The semiconductor device 200 consists of an SDR (single data rate) data generation part for generating SDR data from received DDR (double data rate) data and a clock, a delayer 220 for giving a variable quantity of delay to the DDR data or the clock, and a delay adjustment part 260 for controlling the delay quantity of the delayer.例文帳に追加

受信したＤＤＲデータとクロックとからＳＤＲデータを生成するＳＤＲデータ生成部と、ＤＤＲデータまたはクロックに可変量の遅延を与えるディレイヤ２２０と、ディレイヤの遅延量を制御するディレイ調整部２６０とからなる半導体装置２００により達成できる。 - 特許庁

Means 21-24 for detecting the amount of distortion contained in the output from a transmission amplifier 11, and a delay time optimizing section 26 for setting the delay time of a variable delay means 17, and the like, to minimize the distortion being detected by the detecting means are thereby provided.例文帳に追加

そのために、送信増幅器１１の出力に含まれる歪の量を検出する歪検出手段２１〜２４と、可変遅延手段１７等の遅延時間を、前記歪検出手段の検出する歪が最小になるように設定する遅延時間最適化部２６と、を備える。 - 特許庁

A variable delay circuit 4 adjusts delay of a data strobe signal, a control circuit 13 generates an auxiliary signal, a variable delay circuit 3 adjusts delay of the auxiliary signal SDF, a mask generation circuit 5 generates a mask signal on the basis of the delayed data strobe signal and the delayed auxiliary signal, and an AND circuit 6 generates a data strobe signal with no glitches by applying the mask signal to the delayed data strobe signal.例文帳に追加

可変遅延回路４は、データストローブ信号の遅延を調整し、制御回路１３は、補助信号を生成し、可変遅延回路３は、補助信号ＳＤＦの遅延を調整し、マスク生成回路５は、遅延されたデータストローブ信号及び遅延された補助信号を基に、マスク信号を生成し、論理積回路６は、遅延されたデータストローブ信号にマスク信号を適用することにより、グリッジのないデータストローブ信号を生成する。 - 特許庁

A reception end station 5 has: variable delay circuits 6,7 for adjusting a delay of the respective FEC frames received through the optical transmission lines 3, 4; a selection circuit 8 for selectively switching either of the FEC frames outputted from the variable delay circuits 6, 7; and a demapper 9 that extracts the client signal from the FEC frame outputted from the selection circuit 8.例文帳に追加