「variable delay」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a variable type polarization maintaining optical signal delay circuit which is inexpensive compared with a conventional one, is capable of realizing miniaturization and is capable of easily changing a delay time.例文帳に追加

従来よりも安価で、小型化を図ることができ、遅延時間を容易に変化させることができる可変型の偏波保持光信号遅延回路を提供する。 - 特許庁

To improve reliability of response delay diagnosis by evaluating whether diagnosis of operation delay in hydraulic type variable valve mechanism normally function or not.例文帳に追加

油圧式の可変動弁機構における作動遅れの診断が正常に機能しているか否かを評価できるようにして、応答遅れ診断の信頼性を向上させる。 - 特許庁

To provide a variable delay generating device for signal light, which can compensate wavelength dispersion and a dispersion slope by generating a large delay amount in a short optical fiber.例文帳に追加

短尺な光ファイバで大きな遅延量を発生させ、波長分散と分散スロープの補償が可能である信号光の可変遅延発生装置を提供することにある。 - 特許庁

The 2nd internal clock generating circuit 16 detects the phase difference between the 1st and 2nd external clock signals CLK and /CLK and a variable delay circuit 30 adds a delay quantity corresponding to the phase difference to the 1st internal clock signal CLK1 to generate the 2nd internal clock signal /CLK1.例文帳に追加

本発明のクロック発生回路は、相補な第１及び第２の外部クロック信号と同期する第１及び第２の内部クロック信号を生成する。 - 特許庁

To provide a variable delay line in which fluctuation of input impedance and output impedance is suppressed and which has a wide passband and delay time of small deviation.例文帳に追加

入力インピーダンス及び出力インピーダンスの変動を抑制できるとともに、広い通過帯域と偏差の小さい遅延時間とを有する可変遅延線を提供する。 - 特許庁

In contrast, when the count value is small, that is, when the output pulses exist, the counter outputs the signal for reducing the delay amount of the delay amount variable circuit 50.例文帳に追加

一方、カウント値が小さい場合、すなわち、出力パルスがある状態の場合には、遅延量可変回路５０における遅延量が小さくなるような信号を出力する。 - 特許庁

To provide an optical variable delay unit that can temporally delay signal light by converting the wavelength of the signal light by each pulse, and thereby, generate a pulse signal at a desired timing.例文帳に追加

信号光をパルスごとに変換光に波長変換して時間的に遅延させることができるので、所望のタイミングでパルス信号を発生させることができる。 - 特許庁

The digitized synchronizing signal 71 is inputted to a transmitting side terminal 1 and a receiving side terminal 2 by fixed delay transmission lines 51, 52 different from a variable delay transmission line.例文帳に追加

計数的同期信号７１は、可変遅延伝送路３とは異なる固定遅延伝送路５１，５２で、送信側端末１と受信側端末２に入力される。 - 特許庁

However, the disadvantage in which an initial delay output is more than the shortest delay transmission time of the signal transmission element or the delay time variable transmission element is solved by delaying a signal related to the delay signal sequence similarly to a new time reference signal.例文帳に追加

しかし、最初の遅延出力は信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間以上になる不具合を、遅延信号列と関係する信号を新たな時間基準信号と同じく遅らせることで解消したものである。 - 特許庁

A clock modulation circuit comprises a control circuit 4; a first delay circuit 2 in which delay time is switched by the control circuit 4, and which has variable capacitors C2 and C4; a second delay circuit 3 which is configured in the same way as the first delay circuit 2; a phase comparator 5; and a low-pass filter 6.例文帳に追加

制御回路４と、制御回路４によって遅延時間が切り替えられ且つ可変キャパシタＣ２，Ｃ４をもつ第１の遅延回路２と、第１の遅延回路２と同じ構成の第２の遅延回路３と、位相比較器４と、ローパスフィルタ６を備える。 - 特許庁

Shift of sampling point is calculated for the composite video signal from the average value of line frequency fh and the delay (current value) of a delay line constituting the comb filter and then the delay of the delay line is subjected to variable control in order to cancel or reduce the shift.例文帳に追加

ライン周波数ｆhの平均値と、櫛形フィルタを構成する遅延線のディレイ量（現在値）とから複合映像信号に対するサンプリングポイントのずれ量を算出してこれを相殺し又は低減するために遅延線のディレイ量を可変制御する。 - 特許庁

A general purpose power source supplied to a data output circuit is inputted to the general purpose power source pad 470, a variable delay line exclusive power source supplied to the variable delay line is inputted to the variable delay line power source pad 480, and a peripheral circuit exclusive power source supplied to the DLL peripheral circuit 400 is inputted to the peripheral circuit power source pad 490.例文帳に追加

汎用電源パッド４７０にはデータ出力回路に供給される汎用電源が、可変遅延ライン電源パッド４８０には可変遅延ラインに供給される可変遅延ライン専用電源が、周辺回路電源パッド４９０にはＤＬＬ周辺回路４００に供給される周辺回路専用電源が各々分離されて入力される。 - 特許庁

A transmission circuit for transmitting data by using an impulse includes: a variable delay circuit 11 for defining a clock as an input and delaying the clock according to the data; and a logic circuit 12 for defining the clock and the output of the variable delay circuit as inputs and outputting the impulse by taking logical AND of the clock and the output of the variable delay circuit.例文帳に追加

インパルスを使用してデータを送信する送信回路であって、クロックを入力とし、前記データに応じて該クロックを遅延する可変遅延回路１１と、前記クロックおよび前記可変遅延回路の出力を入力とし、該クロックおよび該可変遅延回路の出力の論理を取ってインパルスを出力する論理回路１２と、を備えるように構成する。 - 特許庁

A variable delay circuit 7 provided in the local control circuit 3 is configured by connecting unit delay circuits whose delay value is controlled by a digital value in multi-stages, and produces various control signals supplied to a memory cell array 1 in timing by delaying the reference signal by a prescribed delay value denoted by the digital value of the delay control signal.例文帳に追加

ローカル制御回路３に設けた可変遅延回路７は、遅延値がディジタル値で制御される単位遅延回路を多段に接続して構成され、メモリセルアレイ１に供給する各種の制御信号を、前記基準信号を前記遅延制御信号のディジタル値が示す所定の遅延値だけ遅延したタイミングで生成する。 - 特許庁

The frequency-divided first reference clock N2 and a variable clock N7 for which the second reference clock N5 is delayed are compared in a phase comparator 8 and the delay amount of the variable delay circuit 2 is controlled so as to match the phases of both clocks.例文帳に追加

分周された第１の基準クロックＮ２と第２の基準クロックＮ５を遅延させた可変クロックＮ７とを位相比較器８で比較し、両クロックの位相が一致する様に可変遅延回路２の遅延量を制御する。 - 特許庁

This device is provided with DLL consisting of a DLL peripheral circuit 400 and a variable delay line 440, a data output bus 200, a general purpose power source pad 470, a variable delay line power source pad 480, and a peripheral circuit power source pad 490.例文帳に追加

ＤＬＬ周辺回路４００と可変遅延ライン４４０よりなるＤＬＬ、データ出力パス２００、汎用電源パッド４７０、可変遅延ライン電源パッド４８０、及び周辺回路電源パッド４９０を備える。 - 特許庁

To prevent an error decision to detect the operational delay of a variable valve timing mechanism by the reduction of the oil temperature (the viscosity increase in the hydraulic oil), as an abnormality of the variable valve timing mechanism.例文帳に追加

油温の低下（作動油の粘度上昇）による可変バルブタイミング機構の作動遅れを可変バルブタイミング機構の異常と誤判定することを防止する。 - 特許庁

To provide a system LSI of high-speed, small area and low power consumption by reducing the number of offsets, variable notch widths and transistors at a variable delay circuit.例文帳に追加

可変遅延回路においてオフセット、可変刻み幅およびトランジスタ数を低減することによりシステムＬＳＩの高速化、小面積化および低電力化を図る。 - 特許庁

To properly vary a delay time from starting to beginning of variable valve timing control (VCT control) according to the product tolerance, aging variation, etc. of a variable valve timing device.例文帳に追加

可変バルブタイミング装置の製品公差や経時変化等に応じて、始動から可変バルブタイミング制御（ＶＣＴ制御）を開始するまでのディレイ時間を適正に変化させる。 - 特許庁

To impart a request injection quantity to an engine having a variable valve system without a response delay more than a conventional response in transition.例文帳に追加

可変動弁装置を備えるエンジンに対し要求噴射量を過渡時に従来よりも応答遅れなく与える。 - 特許庁

Thus, such the variable delay circuit the power consumption can be reduced while the increase of a circuit area can be suppressed.例文帳に追加

可変遅延回路は１つであるから、回路面積の増大を抑えながら消費電力を小さくすることができる。 - 特許庁

To provide a variable length packet delay device that can easily manage pointers by eliminating the need for managing the number of resident packets.例文帳に追加

可変長パケット遅延装置において、滞留するパケットの数の管理を不要にし、ポインタの管理を容易にする。 - 特許庁

On the basis of a value on a delay angle side of both detection results, the variable valve timing mechanism is feedback controlled.例文帳に追加

そして、前記両検出結果のうちのより遅角側の値に基づいて可変バルブタイミング機構をフィードバック制御する。 - 特許庁

To provide a timing generator realizable in a small circuit scale by using variable delay circuits in a counter circuit.例文帳に追加

カウンタ回路に可変遅延回路を使用することにより、小回路規模にて実現可能なタイミング発生器を提供する。 - 特許庁

To provide a variable light dispersion compensating device of a low group delay ripple at a wide band capable of application to a wavelength multiple transmission system.例文帳に追加

波長多重伝送システムに適用可能な広帯域で低群遅延リップルの分散補償器を提供する。 - 特許庁

Furthermore, the dispersion compensating part is provided in a multi-stage, and the variable dispersion compensating device of the low group delay ripple is realized in a wide band.例文帳に追加

さらに、この分散補償部を多段に設け、広帯域で低群遅延リップルの可変分散補償器を実現する。 - 特許庁

To provide a variable length decoding circuit that reduces the circuit scale and its layout area so as to decrease delay in a decoded output.例文帳に追加

可変長復号化回路の回路規模及びレイアウト面積を削減し、復号化出力の遅延を少なくする。 - 特許庁

To provide a semiconductor tester generating a clock different from a reference clock without using a variable delay circuit.例文帳に追加

可変遅延回路を用いることなく、基準クロックとは異なるクロックを発生する半導体試験装置を提供する。 - 特許庁

A variable delay section 21 delays an inputted clock signal 102 based on a specified quantity from a panel operation section 26.例文帳に追加

可変ディレイ部２１は、パネル操作部２６からの指定量に基づいて、入力するクロック信号１０２を遅らせる。 - 特許庁

The APF 320 is an infinite impulse response type filter and is made variable in delay quantity and gain as coefficients.例文帳に追加

ＡＰＦ３２０は無限インパルス応答型フィルタであり、遅延量と利得とが係数として可変に構成されている。 - 特許庁

This process suppresses a response delay in action of the valve timing variable mechanism 25 when starting the engine at the cooling state.例文帳に追加

これにより、エンジンの冷間始動時に、バルブタイミング可変機構２５の作動に応答遅れが生じることは抑制される。 - 特許庁

A variable delay element consists of the serial circuit of an inverter, and a signal section free from delay for writing to each register and a signal section free from delay for reading from the register are arranged in parallel in this inverter.例文帳に追加

可変の遅延素子はインバータの直列回路から成っており、このインバータにそれぞれレジスタへの書き込みのための遅延のない信号区間およびレジスタからの読み出しのための遅延のない信号区間が並列に配置されている。 - 特許庁

A delay-stage detecting circuit 14 detects the number of delay stages of a buffer, through which the output signal of a digital variable delay line 12 is delayed one cycle behind a basic clock CLKref, from the phase detection result of a phase detector 13.例文帳に追加

遅延段検出回路１４は、位相検出部１３の位相検出結果から、デジタル可変遅延ライン１２の出力信号が基本クロックＣＬＫｒｅｆから１周期遅延するバッファの遅延段数を検出する。 - 特許庁

A voltage-controlled oscillator 8 is configured by connecting a plurality of variable delay circuits 30 in a ring form and provided with output fixing sections 31 for fixing an output of the variable delay circuits 30 when the voltage-controlled oscillator 8 stops its operation.例文帳に追加

電圧制御発振器８が複数の可変遅延回路３０をリング状に接続して構成され、電圧制御発振器８が動作を停止した時に、可変遅延回路３０の出力を固定する出力固定部３１を設けている。 - 特許庁

At accelerating, the target mechanical compression ratio drops, and the target intake valve closing timing shifts from the advancing side of the lower dead center to its delaying side, wherein the shift takes place in delay owing to an actuation delay of the variable compression ratio mechanism or the variable dynamic valve mechanism.例文帳に追加

加速時には、目標機械的圧縮比が低下するとともに目標吸気弁閉時期が下死点よりも進み側から下死点よりも遅れ側へ変化するが、可変圧縮比機構や可変動弁機構の作動遅れにより遅れて変化する。 - 特許庁

The digital broadcast receiving apparatus includes a variable coefficient filter 3 for correcting characteristics of a received signal, and a delay wave detecting circuit 4 for detecting a delay wave contained in the received signal.例文帳に追加

デジタル放送受信装置は、受信信号の特性を補正する可変係数フィルタ３と、受信信号に含まれる遅延波を検出する遅延波検出回路４とを有する。 - 特許庁

The pulse modulator 10 comprises high-frequency delay units d1 to dn-1 which delay input pulses, variable gain units a1 to an which amplifies the delayed pulses, and an adder 32 which adds the amplified pulses.例文帳に追加

入力パルスを遅延させる高周波遅延器d1〜dn-1と、遅延されたパルスを増幅する可変利得器a1〜anと、増幅されたパルスを加算する加算器32とによりパルス変調器10を構成する。 - 特許庁

To perform an inspection while compensating for delay variations by automatically adjusting a variable delay circuit using a low-speed versatile inspection apparatus, and to achieve cost reduction and improve inspection quality.例文帳に追加

低速の汎用検査装置を用いて、可変遅延回路を自動調整し、遅延ばらつきを補償して検査可能とするとともに、コストダウンと検査品質向上とを実現する。 - 特許庁

The control circuit is used for generating the control signal in response to an output signal of the phase detector to make a locking phase step of the delay line variable in response to the delay control signal.例文帳に追加

制御回路は、前記位相検出器の出力信号に応答して前記制御信号を発して遅延制御信号に応答して前記遅延ラインのロッキング位相ステップを可変にする。 - 特許庁

More preferably, the data taking-in circuit for taking in the data from the synchronous memory is provided with a means for automatically controlling signals outputted from the delay time setting circuit to the variable delay circuit.例文帳に追加

より好ましくは、上記同期式メモリからのデータ取込み回路が、上記遅延時間設定回路から可変遅延回路への出力信号を自動的に制御する手段を設ける。 - 特許庁

Concurrently, the variable capacitors C2 and C4 of the first delay circuit 2 are controlled by the control voltage VC so that the delay time may not be affected by the source voltage, temperature, and variation in manufacturing.例文帳に追加

同時に、この制御電圧ＶＣで第１の遅延回路２の可変キャパシタＣ２，Ｃ４を制御し、遅延時間が電源電圧、温度、製造バラツキの影響を受けないようにする。 - 特許庁

The variable delay element connects an optional clock stream having the possibility of being latently destroyed only to a data sampling device to be able to utilize a fixed delay session.例文帳に追加

可変遅延要素によって、潜在的に破壊されている可能性のある任意のクロック・ストリームがデータ・サンプリング・デバイスのみに接続されることとし、固定遅延セクションを利用可能とする。 - 特許庁

The up/down counter 70 outputs a signal for increasing the delay amount of a delay amount variable circuit 50 when a count value is large, that is, when the output pulses disappear.例文帳に追加

アップ・ダウンカウンタ７０は、カウント値が大きい場合、すなわち、出力パルスがない状態の場合には、遅延量可変回路５０における遅延量が大きくなるような信号を出力する。 - 特許庁

One operation range is permitted for each of a plurality delay quantities that the variable delay circuit 10 employs, and the semiconductor device operates over all the operation ranges and then has the wide operation range.例文帳に追加

可変遅延回路１０の採る複数の遅延量の各遅延量ごとに一つの動作範囲が許容され、半導体装置はその全動作範囲で動作するので動作範囲が広くなる。 - 特許庁

The oscillation circuit is constituted of a variable delay circuit composed of a NAND gate NGT1, delay elements DLY1, DLY2, ..., DLYn, and selectors SEL1, SEL2, ..., SELn.例文帳に追加

発振回路はＮＡＮＤゲートＮＧＴ１および遅延素子ＤＬＹ１，ＤＬＹ２，…，ＤＬＹｎとセレクタＳＥＬ１，ＳＥＬ２，…，ＳＥＬｎからなる可変遅延回路により構成されている。 - 特許庁