「variable delay」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Variable delay units 114, 115 adjust timing to eliminate a signal after equalization and sbutractors 117, 118 eliminate an equalization signal up to a pre-stage.例文帳に追加

可変遅延器１１４〜１１５は等化後の信号を除去するためのタイミングを調整し、減算器１１７〜１１８で前段までの等化信号を除去する。 - 特許庁

The variable dispersion compensator 110 performs dispersion compensation on an optical signal in accordance with a group delay characteristic wherein bands outside an effective band are asymmetric.例文帳に追加

可変分散補償器１１０は、有効帯域の外側における各帯域が非対称な群遅延特性によって光信号を分散補償する。 - 特許庁

The basic circuit generally includes two inverters and a variable capacitor to configure a delay of a circuit input and/or an output.例文帳に追加

基本的な回路は回路入力および／あるいは出力の遅延を構成するために一般的に２つのインバータおよび１つの可変コンデンサを含む。 - 特許庁

In synchronization with disk rotation, a variable delay having duration time changed depending on the radial position of a bit on a disk is brought into a clock signal.例文帳に追加

ディスクの回転と同期されて、ディスク上のビットの半径位置により変化する持続時間を有する可変遅延がクロック信号内にもたらされる。 - 特許庁

A comparator and a variable delay circuit are provided to keep tracking between data and echo-clock in a double data rate(DDR) RAM element.例文帳に追加

ダブル・データ・レート（ＤＤＲ）ＲＡＭ素子におけるデータとエコー・クロックとの間の追跡を維持するために、比較器及び可変遅延回路が提供される。 - 特許庁

To improve utilization of the forward link and to decrease the transmission delay by high rate packet data transmission in a data communication system capable of variable rate transmission.例文帳に追加

可変レート伝送の可能なデータ通信システムにおいて、高レートパケットデータ伝送が順方向リンクの利用を改善し、かつ伝送遅れを減少する。 - 特許庁

In a data communication system capable of variable rate transmission, high rate packet data transmission improves utilization of the forward link and decreases the transmission delay.例文帳に追加

可変率伝送の可能なデータ通信システムにおいて、高レートパケットデータ伝送が順方向リンクの利用を改善し、かつ伝送遅れを減少する。 - 特許庁

The data latency of the system is also improved by making the phase compensation quantity of the TDLL variable and making delay between the CTM/CFM of a chip end zero.例文帳に追加

また、ＴＤＬＬの位相補償量を可変とし、チップ端のＣＴＭ／ＣＦＭ間の遅延をゼロとすることにより、システムのデータレイテンシーを改善する。 - 特許庁

To provide a variable optical delay circuit with simple structure as preventing degradation of an optical SNR (signal-to-noise ratio) due to OA, distortion of an optical pulse waveform and accumulation of jitter/wander.例文帳に追加

ＯＡによる光ＳＮＲの劣化、光パルス波形の歪み、ジッダ／ワンダの累積を防ぎながら、簡易な構成の可変光遅延回路を提供する。 - 特許庁

A plurality of dispersion media and phase-held or spectrum-inverted variable wavelength converters are used to optimize a dispersion curve of the dispersion media and an operation frequency arrangement, high-order dispersion equal to or more than third-order dispersion is suppressed and variable dispersion and variable optical delay control over wide bands is realized.例文帳に追加

分散媒質と位相保持型もしくはスペクトル反転型可変波長変換器とを複数用いて、分散媒質の分散曲線と動作周波数配置を最適化することで、３次以上の高次分散を抑制し広帯域に亘る可変分散および可変光遅延制御を実現する。 - 特許庁

The suction unit of the internal combustion engine is furnished with a lift-working angle variable mechanism capable of simultaneously and continuously enlarging and contracting lift-working angles of an air intake valve and a phase variable mechanism to delay and advance the phase of a lift central angle and controls a suction air quantity by the variable control of the valve lift characteristic of the air intake valve.例文帳に追加

吸気弁のリフト・作動角を同時にかつ連続的に拡大、縮小可能なリフト・作動角可変機構と、リフト中心角の位相を遅進させる位相可変機構とを備え、吸気弁のバルブリフト特性の可変制御によって吸入空気量を制御する。 - 特許庁

In a transmission system that simultaneously transmits/receives a data signal and a strobe signal to fetch the data signal, the phase difference between a variable delay output C1 of an internal reference clock signal C0 and a strobe signal STB is detected, and a variable delay amount of the reference clock signal C0 is controlled depending on the phase difference.例文帳に追加

データ信号とこの信号を取込むためのストローブ信号とを同時に送受信する伝送方式において、内部基準クロック信号Ｃ０の可変遅延出力Ｃ１とストローブ信号ＳＴＢとの位相差を検出し、この位相差に応じて基準クロック信号Ｃ０の可変遅延量を制御する。 - 特許庁

The driver pin block 11 includes a variable delay circuit 11b for delaying a driver signal A1 output from a driver signal generation circuit 11a as long as a prescribed time in a prescribed time range, and a driving circuit 11c for generating a test signal from the driver signal through the variable delay circuit 11b.例文帳に追加

ドライバピンブロック１１は、ドライバ信号発生回路１１ａから出力されるドライバ信号Ａ１を所定の時間範囲内における所定時間だけ遅延させる可変遅延回路１１ｂと、可変遅延回路１１ｂを介したドライバ信号から試験信号を生成する駆動回路１１ｃとを備える。 - 特許庁

A phase comparator 13 is disconnected from a DLL loop by a switching circuit 15, a counter 14 starts counting by a rise edge of an output clock CLK2 of a first variable delay circuit 11, and the counting is stopped by an edge of a rise clock of an input clock CLK1 into the first variable delay circuit 11.例文帳に追加

切換回路１５によって位相比較器１３をＤＬＬループから切り放しておき、第１可変遅延回路１１の出力クロックＣＬＫ２の立上りエッジによってカウンタ１４のカウントを開始し、第１可変遅延回路１１への入力クロックＣＬＫ１の立上りクロックのエッジによってそのカウントを停止させる。 - 特許庁

A gain control amplifier circuit 1 is placed to the input side of a delay element 2, a gain variable amplifier circuit 3 is placed to an output side of the delay element 2, the gain of the gain variable amplifier circuit 3 is controlled by a control signal SCTL, so as to increase the gain at the special reproduction more than the gain at the usual reproduction.例文帳に追加

遅延素子２の入力側に利得制御増幅回路１を配置するとともに、遅延素子２の出力側に利得可変増幅回路３を配置し、この利得可変増幅回路３の利得を、制御信号ＳＣＴＬで制御し、特殊再生時は通常再生時より大きくなるようにする。 - 特許庁

When the prescribed amount of data are accumulated in the table 112 the network management device 104 classifies them into the data for which delay/throughput characteristics are considered to be similar, then calculates fixed delay and throughput by linear regression for which the acquired data amount is an explaining variable and the required time is a variable to be explained and displays them on a management screen.例文帳に追加

所定量のデータがテーブル１１２に溜まると、ネットワーク管理装置１０４は遅延・スループット特性が類似すると考えられるデータに分類したのち、取得データ量を説明変数，所要時間を被説明変数とした直線回帰によって固定遅延およびスループットを算出して管理画面上に表示させる。 - 特許庁

A first variable logic delay means 14 operates on a stabilized power source, delays the output of the data holding means 13 with a delay time which is variably set, and restores it to the input of the data holding means 13 with its logic inverted.例文帳に追加

第１の可変論理遅延手段１４は、安定化電源で動作し、データ保持手段１３の出力を、可変に設定される遅延時間で遅延し、かつ、論理を反転させて、データ保持手段１３の入力に戻す。 - 特許庁

To provide a clock synchronization device that can linearly generate an output voltage of a digital/analog converter corresponding to a digital code value so as to enhance a jitter characteristic in a region with a very high delay rate of a variable delay line.例文帳に追加

デジタルコード値に対するデジタル／アナログ変換器の出力電圧を線形的に形成し、可変遅延ラインの遅延率が非常に大きい領域でのジッタ特性を向上させることができるクロック同期装置を提供する。 - 特許庁

High frequency variable delay is provided through combining the addition delay and the scaling version of the input signal and the precondition item of the input signal in order to have required rise/fall time and form.例文帳に追加

必要となる立上がり／立下り時間及び形状を有するために、入力信号の加算遅延及びスケーリング・バージョンと入力信号の事前条件のものの組み合せを通して、高周波数可変遅延は提供される。 - 特許庁

That is, two sets of π type circuit composed of the first delay circuit 14, a pair of the second delay circuits 15, and a pair of the temperature variable resistors 17 are disposed, and four thermistors 16 having the same negative temperature coefficients are used.例文帳に追加

即ち、第１遅延回路１４と１対の第２遅延回路１５と１対の温度可変抵抗体１７にて構成したπ型回路が２組配置され、また４個の同一の負温度係数のサーミスタ１６が使用される。 - 特許庁

When the display state of an LCD 17 is a variable display, a putout delay part 42 delays a processing of sending the putout signal to a putout control part 41 and a delay count part 45 counts for every time of delaying the putout signal.例文帳に追加

払出遅延部４２は、ＬＣＤ１７の表示状態が変動表示中である場合、その払出信号を払出制御部４１に送出する処理を遅延し、払出信号を遅延するごとに遅延カウント部４５でカウントしておく。 - 特許庁

In the method, an RTL library where delay variable are written so that the delay information of a circuit can be written is stored to an RTL library storing means 13-1, while writing operation of each of the basic logic cells in RTL.例文帳に追加

基本論理セルの各々の動作をＲＴＬで記述するとともに、回路の遅延情報を記述できるように遅延変数を記述したＲＴＬライブラリをＲＴＬライブラリ記憶手段１３−１に格納しておく。 - 特許庁

The section determination logic part divides temperatures into section by section with reference to temperatures at which output of the variable delay cell corresponds to output of the constant delay cells according to temperature changes and generates temperature codes corresponding to the temperatures section by section.例文帳に追加

区間判別ロジック部は、温度変化に応じた可変遅延セルの出力と一定遅延セルの出力それぞれが一致する温度を基準として区間別温度に分け、区間別温度に対応する温度コードを発生する。 - 特許庁

The delay time of the variable delay line is changed according to the value of the first control bit, and the charge up and discharge drive powers of the clock output buffer are changed independently according to the value of the second control bit.例文帳に追加

可変ディレイラインは、第１のコントロールビットの値に応じて、その遅延時間が変更され、クロック出力バッファは、第２のコントロールビットの値に応じて、そのチャージアップおよびディスチャージのドライブ能力が各々独立に変更される。 - 特許庁

The device for introducing the variable length delay instruction is provided with an input line 32, a delay device for receiving information read from a source register 33, a multi-plexer 36, and a selecting line 35.例文帳に追加

可変長遅延命令を導入するための装置は、ソースレジスタから情報を読み出すための入力ライン（３２）と、ソースレジスタ（３３）から読み出された情報を受け取るための遅延装置と、マルチプレクサ（３６）と、選択ライン（３５）とを備える。 - 特許庁

On the other hand, if it is determined that a JUB jackpot should be made, variable display of presentation symbols is stopped with sudden probability variable symbols which are hard to discriminate from missing symbols to make a JUB jackpot, and the time-reduced jackpot signal is output after delay.例文帳に追加

これに対し、ＪＵＢ大当たりを発生させると判定した場合は、外れ図柄と区別しがたい突確図柄で演出図柄を停止表示し、ＪＵＢ大当たりを発生させ、時短付大当たり信号を遅らせて出力する。 - 特許庁

To provide a variable valve device of an internal combustion engine, capable of avoiding delay in adjusting valve characteristics of an engine valve to target valve characteristics by an operation of a variable valve mechanism, and avoiding waste driving of an oil pump.例文帳に追加

可変動弁機構の動作による機関バルブのバルブ特性の目標バルブ特性への調整に遅れが生じることを回避でき、且つオイルポンプが無駄に駆動されることを回避できる内燃機関の可変動弁装置を提供する。 - 特許庁

To increase average acceleration and improve riding comfort, by reducing the influence of a delay in speed estimation, in a controller for driving and controlling a main motor by means of a variable voltage variable frequency(VVVF) inverter while estimating a motor speed in a speed-sensorless manner.例文帳に追加

速度センサレスで、電動機速度を推定しながらＶＶＶＦインバータにより主電動機を駆動制御する制御装置において、速度推定の遅れの影響を軽減し、平均加速度の向上と乗り心地の改善を図る。 - 特許庁

In this laser diode driving circuit, delay circuits RC1 to RC3 delay input pulse signals DV1 to DV3 to delay current control signals output by variable gain operational amplifiers A1, A2, and A3 and driving currents IQ1 to IQ3 output by driving transistors Q1 to Q3.例文帳に追加

このレーザダイオード駆動回路によれば、遅延回路ＲＣ１〜ＲＣ３が入力パルス信号ＤＶ１〜ＤＶ３に遅延を与えることによって、増幅度可変オペアンプＡ１,Ａ２,Ａ３が出力する電流制御信号、駆動トランジスタＱ１〜Ｑ３が出力する駆動電流ＩＱ１〜ＩＱ３に遅延を与える。 - 特許庁

A variable delay circuit is provided with: a delay circuit block DLY_BK1 for delaying differential input signals through a plurality of stages of delay circuits DLY[1] to DLY[n]; and a duty ratio correction block DTCTL_BK1a for correcting a duty ratio through waveform addition and then outputting differential output signals.例文帳に追加

差動入力信号を複数段の遅延回路ＤＬＹ［１］〜ＤＬＹ［ｎ］によって遅延させる遅延回路ブロックＤＬＹ＿ＢＫ１と、ＤＬＹ［ｎ］からの出力を入力として、波形の加算によるデューティ比の補正を行った後に差動出力信号を出力するデューティ比補正ブロックＤＴＣＴＬ＿ＢＫ１ａを設ける。 - 特許庁

Moreover, the device is provided with a circuit for monitoring a noise amount of the power supply systems VCC, VSS for the output buffers BF11 to BF15, variable delay circuits are employed for the delay circuits DLY11 to DLY14 and the delay times are adjusted on the basis of a result of the monitoring so as to stably maintain a low noise state.例文帳に追加

また、各出力バッファＢＦ１１〜ＢＦ１５の電源系ＶＣＣ，ＶＳＳのノイズ量を監視する回路を設け、各遅延回路ＤＬＹ１１〜ＤＬＹ１４を、可変遅延回路とし、その遅延時間の調整を監視結果に基づいて行うことで、低ノイズを安定して維持することが可能となる。 - 特許庁

The delay synchronous circuit is provided with a phase detector that detects a phase difference between an external clock and an internal clock, a delay device control section that generates a control signal in response to an output of the phase detector, and a variable delay device that delays the external clock in response to the control signal to generate the internal clock synchronously with the external clock.例文帳に追加

外部クロックと内部クロックとの位相差を検出する位相検出器と、位相検出器の出力に応答して制御信号を発生する遅延器制御部と、制御信号に応答して外部クロックを遅延させて外部クロックに同期した内部クロックを発生する可変遅延器とを具備する。 - 特許庁

The variation of the delay value of the variable delay devices VD1 to VD4 on the signal line of the arbitrary clock with a timing error occurred remedies a setup error or a hold error existing on the semiconductor integrated circuit after manufactured to certify the predetermined operation.例文帳に追加

タイミングエラーが生じた任意のクロックの信号線上の可変遅延器ＶＤ１〜ＶＤ４の遅延値を変化させることで、製造後の半導体集積回路上に存在するセットアップエラーまたはホールドエラーを救済し、所期の動作を保証する。 - 特許庁

The delay adjusting circuit 6 can arrange properly the delay time of the phase signal and the amplitude signal to amplify the phase signal by a second saturation amplifier 6b while adjusting the input level of the phase signal by a variable attenuator 6a.例文帳に追加

遅延調整回路６は、可変減衰器６ａが位相信号の入力レベルを調整しながら第２の飽和増幅器６ｂによって位相信号の増幅を行うため、位相信号と振幅信号との遅延時間を適正に揃えることができる。 - 特許庁

Combining array waveguide gratings, matrix optical switches, and delay lines or the array waveguide gratins and the variable delay lines configures an optical CDMA MODEM so as to cause dispersion in optical pulses thereby temporally changing their wavelength.例文帳に追加

アレイ導波路格子、マトリクス型光スイッチ、遅延線を組み合わせ、或いは、アレイ導波路格子と可変遅延線とを組み合わせることによって光ＣＤＭＡ変復調器を構成し、光パルス中で波長が時間的に変化する拡散を生じさせる。 - 特許庁

A second DLL circuit 30, comprising a second variable delay circuit 36 and a circuit to be evaluated 50 connected to the delay circuit 36, receives the delayed clock signal DCLK and outputs a second output clock signal OUT2, having the same phase as the reference clock signal REFCLK.例文帳に追加

第２可変遅延回路３６に被評価回路５０を接続した第２ＤＬＬ回路３０は、遅延クロック信号ＤＣＬＫを受け、参照クロック信号ＲＥＦＣＬＫと同じ位相の第２出力クロック信号ＯＵＴ２を生成する。 - 特許庁

An output photonic clock of a short pulse light source 18 is made incident on a saturable absorbing optical element 14 via a variable optical delay device 20, an optical amplifier 22, and an optical circulator 24.例文帳に追加

短パルス光源１８の出力光クロックは、可変光遅延器２０、光アンプ２２及び光サーキュレータ２４を介して可飽和吸収光素子１４に入射する。 - 特許庁

To provide an optical burst signal routing system in which a variable length optical burst can be efficiently transferred while suppressing low transfer delay or discard in the middle of transfer.例文帳に追加

転送遅延や転送途中での廃棄を低く抑えつつ、可変長光バーストを効率的に転送することができる光バースト信号ルーチング方式を提供すること。 - 特許庁

To provide a control device of a belt type continuously variable transmission for a vehicle which decreases a response delay in output upon transition between a drive state and a driven state.例文帳に追加

駆動状態と被駆動状態との切り換わりに際し、出力における応答の遅れが低減される車両用ベルト式無段変速機の制御装置を提供する。 - 特許庁

A number-of-steps-variable shift register in which the number of steps is varied, by the delay data is used to shift the outputs of the counters by the shift register.例文帳に追加

遅延データによってシフト段数を変化させることができる可変段数シフトレジスタを用い、カウンタの出力をこの可変段数シフトレジスタでシフトするようにした。 - 特許庁

A continuous variable valve timing adjusting device drains oil of an ignition timing advance chamber, an ignition timing delay chamber and first and second oil supply passages when an ECU determines an engine stall.例文帳に追加

連続可変バルブタイミング調整装置は、ＥＣＵがエンスト判定を行った場合に、進角室、遅角室および第１、第２オイル供給路のオイルをドレーンする。 - 特許庁

The conduction control signal ZX, which controls the conduction/non-conduction of the transistor Tr, is delayed by a variable delay time and rises from the rise-down of the zero-cross signal ZS.例文帳に追加

トランジスタＴｒの導通／非導通を制御する導通制御信号ＺＸは、ゼロクロス信号ＺＳの立ち下がりから可変の遅延時間で遅延して立ち上がる。 - 特許庁

Besides, the transmitting side terminal 1 transmits the digitized synchronizing signal 71 that is received from the synchronizing signal generating source 4, to the receiving side terminal 2 via the variable delay transmission line 3.例文帳に追加

また、送信側端末１は、同期信号発生源４から受信した計数的同期信号７１を、可変遅延伝送路３経由で受信側端末２に送信する。 - 特許庁

To provide a controller capable of carrying out sudden gear change without delay, and capable of improving energy efficiency in a variable displacement fluid pressure pump motor type transmission.例文帳に追加

可変容量型流体圧ポンプモータ式変速機において、急変速を遅れを生じることなく実行でき、かつエネルギ効率を向上できる制御装置を提供する。 - 特許庁

To provide a variable vane pump with a monitoring switch mechanism, having less noises and lower cost and using a sensor for directly monitoring a discharge amount varying mechanism for the pump without a response delay.例文帳に追加

ポンプの吐出量可変機構を直接センサでモニタリングをすることによって応答の遅れがなく、かつ低騒音で安価なモニタリングスイッチ機構付可変ベーンポンプを提供。 - 特許庁