「voltage reset」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

REFERENCE VOLTAGE GENERATION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING RESET CIRCUIT例文帳に追加

基準電圧発生回路およびリセット回路を内蔵した半導体集積回路 - 特許庁

An electronic equipment device 1 includes a microcomputer 6, a reset IC 7 and a voltage drop circuit 8.例文帳に追加

電子機器装置１は、マイコン６と、リセットＩＣ７と、電圧低下回路８とを備える。 - 特許庁

At the time t05, the reset control line/RST is made to be low level and the voltage V113 is increased to 0 volt.例文帳に追加

時刻ｔ05に、リセット制御線／ＲＳＴをローレベルとして電圧Ｖ113を０ボルトに昇圧する。 - 特許庁

As a result, all of electric charges of all pixels are discharged and the voltage of each pixel is reset.例文帳に追加

これにより、全ての画素の電荷が全て吐き出され、各画素の電圧がリセットされる。 - 特許庁

The coupling transistor CON has a higher threshold voltage than that of the reset transistor RES.例文帳に追加

連結トランジスタＣＯＮは、リセットトランジスタＲＥＳに比べて閾値電圧が高い。 - 特許庁

To provide a power-on reset circuit suitable for a semiconductor device which operates on a low power supply voltage.例文帳に追加

低い電源電圧で動作する半導体装置に適したパワーオンリセット回路を提供する。 - 特許庁

When the power switch is turned off in the step S3, the storage of initial voltage Vo is reset in the step S4.例文帳に追加

そして、Ｓ３で電源スイッチがＯＦＦされると、Ｓ４で初期電圧Ｖｏの記憶はリセットされる。 - 特許庁

Thus, the drop of the drive voltage Vcc can be restrained, and the system reset of the microcomputer MC 5 is prevented.例文帳に追加

したがって、駆動電圧Ｖccの沈み込みを抑制し、マイコンＭＣ５のシステムリセットを防止する。 - 特許庁

A first reset signal RST1 is generated by such a manner that a first reset circuit 21 detects a VCC2V voltage to be supplied to a logic part, and a second reset signal RST2 is also generated by such a manner that a second reset circuit 22 detects a REGIN voltage being an output voltage of a rectifier circuit for rectifying a power supply voltage acquired from the external power supply source.例文帳に追加

第１リセット回路２１によって、ロジック部に供給されるＶＣＣ２Ｖを検出することによって第１リセット信号ＲＳＴ１が生成されるとともに、第２リセット回路２２によって、外部の電力供給源から取得した電源電圧を整流する整流回路の出力電圧であるＲＥＧＩＮ電圧を検出することによって第２リセット信号ＲＳＴ２が生成される。 - 特許庁

To provide a clamp circuit for correcting a reset voltage in a CMOS image sensor.例文帳に追加

ＣＭＯＳイメージセンサのリセット電圧を補正するクランプ回路を提供する。 - 特許庁

To set the difference between the reset level and the clipping electric potential to be smaller than the amount of voltage drop in a clipping unit.例文帳に追加

リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくする。 - 特許庁

A pixel is reset so that the variation point P reaches an initial voltage V0 at a tip point of time t1 of a period T.例文帳に追加

周期Ｔの先頭時点ｔ１で、変動点Ｐが初期電圧Ｖ０となるようにリセットする。 - 特許庁

Thus, the CPU is reset before runaway due to the falling of the power source voltage.例文帳に追加

これにより、電源電圧の低下によってＣＰＵが暴走する前に、ＣＰＵはリセットされる。 - 特許庁

To lessen the deviation of a node potential at a reference voltage side due to a reset operation.例文帳に追加

リセット動作により生じる参照電圧側のノード電位のずれを軽減させる。 - 特許庁

When the voltage converter 14 is reset normally, limitation is preferably released gradually.例文帳に追加

また、電圧変換装置１４を正常復帰させる際には、制限を段階的に解除することが好ましい。 - 特許庁

To provide a power-on reset circuit which is not related with a power supply voltage increase transit.例文帳に追加

電源電圧上昇推移と関係のないパワーオンリセット回路を提供する。 - 特許庁

To expand a margin between a set operation and a reset operation and to lower a forming voltage.例文帳に追加

セット動作とリセット動作との間のマージンを広くし、更にフォーミング電圧を低くする。 - 特許庁

More specifically, the threshold voltage of the reset switch is set lower than those of the other MOSFETs.例文帳に追加

具体的にはリセットスイッチの閾値電圧を他のＭＯＳＦＦＴの閾値電圧よりも小さく設定する。 - 特許庁

A reset circuit comprises a voltage generator, a first resistance element, a current generator, and a comparator.例文帳に追加

リセット回路は、電圧生成器、第１の抵抗素子、電流生成器及びコンパレータを備える。 - 特許庁

Consequently, the erroneous generation of the reset signal caused by the fluctuation of the power supply voltage Vdd is prevented.例文帳に追加

結果、電源電圧Ｖｄｄの変動によるリセット信号の誤発生を防止することができる。 - 特許庁

At the time t04, a reset control line/RST is made to be Vrst level and the voltage V113 is decreased to -Vrst.例文帳に追加

時刻ｔ04に、リセット制御線／ＲＳＴをＶrstレベルとして電圧Ｖ113を−Ｖrstに降圧する。 - 特許庁

The pulse width of the forcible reset pulse is set to be 30%-80% of the pulse width of the selected voltage.例文帳に追加

強制リセットパルスのパルス幅は、選択電圧のパルス幅の３０％ないし８０％とする。 - 特許庁

When a deleting time starts, a forcible reset pulse having antipolarity with respect to the selected voltage is applied to the scanning electrode.例文帳に追加

消去期間開始時には、選択電圧とは逆極性の強制リセットパルスを印加する。 - 特許庁

To output a reset signal reliably, even when a power supply voltage gradually increases.例文帳に追加

電源電圧が緩やかに上昇する場合にも、リセット信号を確実に出力できるようにする。 - 特許庁

A reset signal generation means 20 initially resets the hardware part by generating a first reset signal starting from the rising process of the voltage of a power supply part 10 and sending it to a reset means 30, and resets the hardware part again by generating a second reset signal in prescribed time after the rise of the voltage of the power supply part 10 and sending it to the reset means 30.例文帳に追加

リセット信号生成手段２０が電源部１０の電圧の立ちあがり過程から始まる第１のリセット信号を生成してリセット手段３０に送ることによってハードウェア部を最初にリセットせしめ、次に電源部１０の電圧が立ちあがった後の所定時間に第２のリセット信号を生成してリセット手段３０に送ることによってハードウェア部を再度リセットせしめる構成とした。 - 特許庁

To reduce the change with time until reaching a threshold voltage to output a reset signal and to enable the integration of reset circuit in a reset circuit for outputting the reset signal to a microcomputer only when turning on a power source.例文帳に追加

電源の立ち上がり時だけマイクロコンピュータにリセット信号を出力するリセット回路において、リセット信号を出力するスレッシュホールド電圧に到達するまでの時間変化を低減すること、及びリセット回路の集積化を可能にすること。 - 特許庁

To provide a reset method for a digital signal processor, capable of preventing generation of abnormal reset release caused by abnormality of a voltage waveform of a reset signal received by a reset terminal by various kinds of circuit abnormality with a simple method.例文帳に追加

種々の回路異常によりリセット端子が受信するリセット信号の電圧波形が異常となって異常なリセット解除が生じるのを簡素な方式にて防止可能なデジタル信号処理装置のリセット方式を提供すること。 - 特許庁

The sub reset generating part 14 monitors the reset signal RSa outputted by the main reset generating part 13, and determines whether the cause of a reset is a voltage drop at the power supply or the runaway of the main CPU 11.例文帳に追加

サブリセット発生部１４はメインリセット発生部１３が出力したリセット信号ＲＳａを監視して、そのパルス幅に基づいてリセットの原因が電源の電圧低下であるかメインＣＰＵ１１の暴走であるかを判別する。 - 特許庁

The selection circuit part receives the reset signal and the data signa, and outputs the reset signal to the data line during a reset period in response to a selection signal, and outputs the data signal having a lower voltage level ΔV2 than the reset signal ΔV1 to the data line during a data write period.例文帳に追加

選択回路部は、リセット信号及びデータ信号を入力として持って、選択信号に応じて、リセット区間の間に、リセット信号をデータ線に出力し、データの書込み区間の間に、前記リセット信号△Ｖ１よりも低いレベル△Ｖ２を持ったデータ信号を出力する。 - 特許庁

A threshold Vtha for detecting low voltages at the main reset generating part 13 is set to be higher than a threshold Vthb for detecting low voltages at the sub reset generating part 14; a voltage drop at the power supply is first detected by the main reset generating part 13 and then the main CPU 11 is reset.例文帳に追加

メインリセット発生部１３における低電圧検知用の閾値Ｖｔｈａはサブリセット発生部１４における低電圧検知用の閾値Ｖｔｈｂよりも高く設定され、電源の電圧低下はまずメインリセット発生部１３が検知してメインＣＰＵ１１をリセットする。 - 特許庁

Before a reset operation in which a threshold voltage Vth of an OLED driving TFT 3 is compensated is performed by a first reset TFT switch 5, a second reset TFT switch 6 is turned on to apply a reset reference potential to a gate of the OLED driving TFT 3.例文帳に追加

第１リセットＴＦＴスイッチ５によってＯＬＥＤ駆動ＴＦＴ３のスレッショルド電圧Ｖｔｈを補償するリセット動作を行う前に、第２リセットＴＦＴスイッチ６をＯＮして、リセット基準電位をＯＬＥＤ駆動ＴＦＴ３のゲートに印加しておく。 - 特許庁

The reset voltage control part 16, for example, obtains a voltage value equivalent to the charging voltage of an accumulation node due to dark currents generated by the photoelectric conversion element of a sensor element 33, and variably controls the value of the reset voltage Vrst 1 according to the obtained voltage value.例文帳に追加

リセット電圧制御部１６は、例えば、センサ素子３３の光電変換素子で発生する暗電流による蓄積ノードの充電電圧に相当する電圧値を取得し、その電圧値に応じてリセット電圧Ｖｒｓｔ１の値を可変制御する。 - 特許庁

When the voltage 5VIN becomes lower than the minimum operating voltage V-MIN, reset detection of the logic circuit or the RAM is performed regardless of whether the voltage VDD is equal with or higher than the reset voltage and the RAM holding voltage V-RST.例文帳に追加

そして、電圧５ＶＩＮが最低動作電圧Ｖ−ＭＩＮより低くなると、電圧ＶＤＤがリセット電圧およびＲＡＭ保持電圧Ｖ−ＲＳＴ以上あるか否かに拘わらず、ロジック回路やＲＡＭのリセット検出を行う。 - 特許庁

Also, when reset operation is executed, the control circuit CC raises pulse voltage applied to the variable resistance element VR to voltage VRESET_pre, after that, the control circuit CC drops voltage to voltage VRESET that is lower than the voltage and higher than ground voltage.例文帳に追加

また、制御回路ＣＣは、リセット動作を実行する際、可変抵抗素子ＶＲに印加するパルス電圧を電圧ＶＲＥＳＥＴ＿ｐｒｅに上げた後、その電圧よりも低く且つ接地電圧よりも高い電圧ＶＲＥＳＥＴに下げる。 - 特許庁

The image sensor IC is characterized in that a low pass filter is interposed between a reset means and a reference voltage circuit, the image sensor IC comprising: a plurality of photoelectric conversion elements; a plurality of reset means respectively connected to the photoelectric conversion elements and for initializing each photoelectric conversion element; and the reference voltage circuit for generating a reset voltage applied to the reset means.例文帳に追加

複数の光電変換素子と、光電変換素子にそれぞれ接続する光電変換素子を初期化する複数のリセット手段と、リセット手段に供給するリセット電圧を発生する基準電圧回路からなるイメージセンサーＩＣにおいて、リセット手段と基準電圧の間にローパスフィルターを入れたことを特徴とするイメージセンサーＩＣ。 - 特許庁

The reset signal generating apparatus is provided with: an antenna body 1 for detecting a noise signal and producing and outputting a noise voltage corresponding to the detected noise signal; and a reset signal output section 2 for generating a reset signal to initialize the electronic circuit 3 and outputting the reset signal to the electronic circuit 3 when the produced noise voltage is greater or smaller than a prescribed voltage.例文帳に追加

ノイズ信号を検出すると共に、その検出したノイズ信号に対応したノイズ電圧値を生成出力するアンテナ体１と、所定の電圧値に対し、生成したノイズ電圧値が大きいとき又は小さいときに、電子回路３を初期化するリセット信号を生成して電子回路部３に出力するリセット信号出力部２とを備えてなる。 - 特許庁

A delay reset signal based on time of power-on from a delay circuit 12, a low voltage detection reset signal from a low voltage detection part 14 detecting low voltage of a power source, and a WDT abnormality detection reset signal from a WDT abnormality detection circuit part 16 monitoring a P-RUN signal are inputted to the reset input terminal R of the microcomputer 10.例文帳に追加

遅延回路１２からの電源投入時に基く遅延リセット信号、電源の低電圧を検出する低電圧検出部１４からの低電圧検出リセット信号およびＰ−ＲＵＮ信号を監視するＷＤＴ異常検出回路部１６からのＷＤＴ異常検出リセット信号がマイクロコンピュータ１０のリセット入力端子Ｒに入力される。 - 特許庁

The solid-state imaging apparatus is characterized in that a reset gate voltage VresH to be applied to a gate of a reset MOS transistor is lower than a power supply voltage SVDD to which drains of an amplifying MOS transistor and the reset MOS transistor are connected.例文帳に追加

本発明に係る固体撮像装置は、リセットＭＯＳトランジスタのゲートに印加されるリセットゲート電圧ＶｒｅｓＨが、増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレインが接続された電源電圧ＳＶＤＤより低いことを特徴とする。 - 特許庁

A solid state image sensor 10 includes an X decoder 12 for generating the reset voltage for resetting the pixel cell Ca, and supplying the reset voltage to every other pixel cells Ca along at least one of the row direction or the column direction during the reset period.例文帳に追加

固体撮像素子１０は、画素セルＣａをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルＣａに対して行方向及び列方向の少なくとも一方に沿って１つおきに供給できるＸデコーダ１２を備えている。 - 特許庁

The microcomputer system comprises a rectangular wave generating means, an integral circuit, a voltage comparison means comparing voltage generated from the integral circuit and generating reset signals when the voltage is out of a range of regular voltage, and an operation circuit logically calculating the reset signals generated from reset signals entered from outside and the voltage comparison means.例文帳に追加

マイクロコンピューターシステムに矩形波発生手段と、積分回路と、積分回路から発生される電圧を比較し規定電圧の範囲から外れた場合にリセット信号を発生させる電圧比較手段と、外部から入力されるリセット信号と前記電圧比較手段から発生されるリセット信号を論理演算する回路を備える。 - 特許庁

The power on reset circuit is designed to make an output node to be the reset on state, when supply power voltage reaches to a first predetermined voltage at the time of power up, and to output a power on reset signal via the output node when the supply power voltage reaches to a second predetermined voltage higher than the first voltage.例文帳に追加

本発明によるパワーオンリセット回路は、パワーアップ時電源電圧が所定の第１電圧に到達する時に、出力ノードをリセットオン状態にし、電源電圧が前記第１電圧より高い所定の第２電圧に到達する時に、出力ノードを通じてパワーオンリセット信号を出力する。 - 特許庁

The charge start voltage E_0 of a nickel-hydrogen battery 20 is recorded, a voltage peak value E_max is reset, and a flat detection counter C is reset (S101).例文帳に追加

ニッケル水素電池２０の充電開始電圧Ｅ_0の記録、電圧ピーク値Ｅ_maxのリセット、及びフラット検出カウンタＣのリセットを行う（Ｓ１０１）。 - 特許庁

There is the problem that the system with a packaged semiconductor device is reset since the semiconductor device is conventionally reset by the instantaneous voltage variation of the VDD voltage.例文帳に追加

従来、ＶＤＤ電圧の瞬間的な電圧変動により半導体装置がリセットしてしまうことで、半導体装置を搭載したシステムがリセットされてしまう問題があった。 - 特許庁

This amplifier circuit controls the output reference voltage to the controllable minimum level at reset, and controls the output reference voltage to a level in accordance with the adjusted data after set succeeding to reset.例文帳に追加

そして，この増幅回路は，リセット時に出力基準電圧を制御可能な最小レベルに制御し，リセットに続くセット後に，出力基準電圧を調整データに応じたレベルに制御する。 - 特許庁

When the reset transistor QR is turned on at the time of stand-by, potential between both electrodes of the ferroelectric capacitor C is substantially equalized through voltage supply from the reset voltage supply line.例文帳に追加

スタンバイ時には、リセットトランジスタＱＲ，ＱＲＳをＯＮにしておくと、リセット電圧供給線からの電圧の供給によって強誘電体キャパシタＣの量電極間の電位がほぼ等しくなる。 - 特許庁