「アルポート」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

ＤＭＡＣ５は、マイクロプロセッサ１から、非同期バス１０に接続されたモジュール９のデータを読み出すための要求があった場合には、モジュール９のデータをデュアルポートメモリ８に保持させるように制御する。例文帳に追加

A DMAC 5 controls, upon receipt of a request to read data of a module 9 connected to the asynchronous bus 10 from a microprocessor 1, the dual port memory 8 to hold the data of the module 9. - 特許庁

ここで、制御プログラム作成部６４がＰＬＣ３に制御プログラムを出力しようとすると、シリアルポート・エミュレータ６５が代わりに受け取り、制御プログラム出力の選択中に出力する。例文帳に追加

When a control program preparing part 64 tries to output the control program to the PLC 3, a serial port emulator 65 receives this control program instead, and outputs it during the selection of the output of the control program. - 特許庁

ＰＣＩコントローラ１は、ＰＣＩ側制御部１１、バーストアクセス用デュアルポートメモリ１２、Ｉ／Ｏ側制御部１３、及びアドレス比較部１４を備える。例文帳に追加

The PCI controller 1 comprises a PCI side control part 11, a burst-access dual port memory 12, an I/O side control part 13 and an address comparison part 14. - 特許庁

エラーチェック動作は、デュアルポートメモリの第一ポートを使用して実施される外部的に開始されたメモリアクセス動作と実質的に並列的に実施される。例文帳に追加

The error check operation is performed substantially in parallel with the externally started memory access operation to be performed by using the first port of the dual port memory. - 特許庁

エラーモジュールへ結合されているエラー制御器はエラーモジュールを制御して第二ポートを介してデュアルポートメモリから順番に読取られた各ワードに関してエラーチェック動作を実施する。例文帳に追加

An error controller connected to the error module controls the error module to perform the error check operation with respect to each word successively read from the dual port memory through the second port. - 特許庁

制御用ＣＰＵボードの通信用のソフトウエアを全く変更することなく、シリアルポート経由と共有メモリ経由との両方の通信を可能にする。例文帳に追加

To attain communication via both a serial port and a shared memory without changing the software for communication of a CPU board for control at all. - 特許庁

これらの信号は通信衛星端末１０でシリアルポートの信号に一括変換され、一つの信号として同時に通信衛星端末１０から低軌道通信衛星２０を介して監視センター６０に送信される。例文帳に追加

These signals are batch-converted to a serial port signal in the communication satellite terminal 10, and sent to a monitor center 60 from the communication satellite terminal 10 through a low-earth-orbit communication satellite 20 as one signal at the same time. - 特許庁

列処理演算部２４は、行処理の実行終了が検知された列に対する行処理結果をデュアルポートメモリ部３から読み出し、所定の列処理を順次実行する。例文帳に追加

A column processing calculation part 24 reads out the results of the row processing executed to the column, from which finish of the execution of the row processing is detected, from the dual port memory part 3 and successively executes prescribed column processing. - 特許庁

通信チャンネルシステムは、デュアルポート１１６を有するチャンネルノード１２２０を含み、各ポートはファイバチャンネル調整ループ通信チャンネル１２５０をサポートしている。例文帳に追加

This communication channel system includes a channel node 1220 having a dual port 116, and the respective ports support a fiber channel adjusting loop communication channel 1250. - 特許庁

二重サンプリング除外回路は更に、デュアルポートＲＡＭといったメモリエレメントへの書込みイネーブルラインをディアサートすることによってより大きいインクリメントの一部として既に計数されているコードを「除外」する。例文帳に追加

The duplicate sample removal circuit also "removes" those codes that have already been counted as part of a larger increment by de-asserting a write enable line to a memory element such as a dual port RAM. - 特許庁

医療機器用ケーブルは、光学絶縁されたシリアル伝送ケーブルであり、ベース機器はシリアルポートその他を介して医療機器に接続するのに使用され、ケーブルの自動検出を可能にする。例文帳に追加

A cable for the medical apparatus is an optically isolated serial transmission cable, is used to connect a base apparatus to a medical device through a serial port or the like, and enables the automatic detection of the cable. - 特許庁

ＰＨＳ方式のモデムを使用した無線通信システムに関して、特に、既存のシリアルポートでＰＣから制御する装置類に対してＥｔｈｅｒｎｅｔ方式のＬＡＮを使用して制御を可能とする無線通信システムを提供する。例文帳に追加

To provide a radio communication system employing the modem of a PHS system, which makes controlling by using a LAN of Ethernet (R) system for apparatuses to be controlled from a PC via existing serial ports. - 特許庁

デュアルポートＲＡＭ２０の記憶領域をフラグ領域Ｆ２と、通常のデータの授受を行なう通常データ領域Ｄ２１と、特別のデータの授受を行なう特別データ領域Ｄ２２に分割する。例文帳に追加

The storage region of the dual port RAM 20 are divided into a flag area F2, a normal data area D21 for exchanging normal data and a special data area D22 for exchanging special data. - 特許庁

アプリケーションプログラムは、既存のシリアルポート１５にある制御レジスタ２１のループバックビットを「１」に設定し、スイッチング素子２２をオンにしておく。例文帳に追加

An application program sets the loop-back bit of a control register 21 of an already existing serial port 15 as "1", and turns on a switching element 22. - 特許庁

デュアルポートメモリセルの２つのポートに接続された２つのビット線を短絡することなく、誤書込みを防止することができる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device capable of preventing erroneous writing without short-circuiting two bit lines connected to two ports of a dual port memory cell. - 特許庁

ゲストＯＳのシリアルポート入出力が業務ネットワーク上を行き来できるように，業務仮想計算機に具備される仮想ＮＩＣを再利用し，仮想計算機ファームウェア内部のシリアル情報通信経路を変更する。例文帳に追加

In order for the serial port input and output of the guest OS to come and go on a job network, a virtual NIC provided in the job virtual computer is reused, and a serial information communication route inside a virtual computer firmware is changed. - 特許庁

電源投入時、ＣＰＵ１は初期化処理後、予めメモリ２内に収められているＤＳＰプログラムをプログラム格納用デュアルポートメモリ３に書込む。例文帳に追加

When power is applied, the CPU 1 writes the DSP program stored in advance in the memory 2 to the dual port memory 3 for a program storage after its initialization process. - 特許庁

第１演算処理部４２、第２演算処理部４８は、デュアルポートの作業用メモリ４６を共有してボイス単位のパイプライン処理を実行する。例文帳に追加

The first arithmetic processing section 42 and the second arithmetic processing section 48 execute pipeline processings of the voice units, by sharing a memory 46 for the work of dual port. - 特許庁

同時に、イベント生成処理部１１２２はデュアルポートメモリ１１３の起動イベントカウンタ記憶部１１３２に、タイマプロセッサ起動イベントカウンタ１１３２１としてＣＰＵ要求イベントカウンタ１１３３１の値を記憶する。例文帳に追加

At the same time, the event generation processing part 1122 stores a value of a CPU demand event counter 11331 as a timer processor starting event counter 11321 in a starting event counter storage part 1132 in a dual port memory 113. - 特許庁

送信速度の設定及びデュアルポートＲＡＭから取出すデータ量の設定が可能で、かつ送信データのエラーチェックが可能なデータ変換回路を提供する。例文帳に追加

To provide a data conversion circuit such that a transmission speed and the amount of data taken out of a dual-port RAM can be set and an error check on transmission data can be made. - 特許庁

これにより、保安アルゴリズムの設計が容易であり、更にデュアルポートＳＲＡＭを使用してパイプライン方式で動作し、従来に比べクロック数を減らすことができる。例文帳に追加

Thus, maintenance algorithm can be easily designed, and the maintenance algorithm circuit is operated in a pipelined manner using a dual port SRAM, and the number of clocks can be reduced in comparison with a prior art. - 特許庁

デュアルポートメモリセルの第１および第２のワード線は、当該セルに関連付けられる４本のビット線すべてが同時に移動するように同時に活性化される。例文帳に追加

First and second word lines of the dual port memory are simultaneously activated so that all four bit lines associated with the cell also move at the same time. - 特許庁

情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続され、各プロセッサコア間では、共有メモリを介してデータの入出力を行う。例文帳に追加

This information processor 1 is connected in series with processor cores provided with local memories via a shared memory of a dual port memory, and conducts an input and an output between the respective processor cores via the shared memory. - 特許庁

一の系からデュアルポートＲＡＭを介して入力したデータにもとづいて他の系の動作が開始されるシステムにおいて、他の系の動作開始前に、両系からメモリ・チェックを行う。例文帳に追加

To perform memory check from both systems before starting the operation of one system in a system where the one system is started to operate on the basis of data inputted from the other system through a dual port RAM. - 特許庁

計測装置１２は、各ＣＰＵ１０ａ〜１０ｄに対応したインターフェースカード１２ａ〜１２ｄを備え、各ＣＰＵ１０ａ〜１０ｄからのデータをＤＰＲＡＭ（デュアルポートＲＡＭ）１４ａ〜１４ｄに書き込む。例文帳に追加

A measuring device 12 is provided with interface cards 12a-12d corresponding to each CPU 10a-10d, and data from each CPU 10a-10d are written in a DPRAM(dual port RAM) 14a-14d. - 特許庁

ターミナルアダプタ１０１を、ＬＡＮ間接続装置１０２に接続されるシリアルポート２０２と、ＬＡＮ３０１に接続されるＬＡＮポート２０１と、ＷＡＮと接続されるＷＡＮポート２０３とを備えて構成する。例文帳に追加

The terminal adaptor 101 is provided with a serial port 202 connected to an inter-LAN connector 102, a LAN port 201 connected to a LAN 301 and a WAN port 203 connected to a WAN. - 特許庁

本発明の好ましい実施態様によれば、1バンクの32KワードRAM(14)、6つのデュアルポート16ワードFIFO(23-28)、及び関連するシーケンスロジック(30)からなるバッファが提供される。例文帳に追加

Preferably a buffer consisting of a 32K-word RAM for one bank, six dual port 16-word FIFOs and a related sequence logic 30 is provided. - 特許庁

デュアルポートメモリのディジタルデータ領域に対する高速アクセスと、アナログデータ領域に対するアクセスとを両立させ、大容量のメモリを不要としてコストの低減を可能にする。例文帳に追加

To eliminate the need for providing a large capacity memory to reduce cost, by striking a balance between the high speed access to the digital data region of a dual port memory and the access to an analog data region. - 特許庁

１タイムスロット分のデータがデュアルポートＲＡＭ８に書き込まれるごとにその旨をデータタイミング信号１１２により読み出し回路の上位アドレス制御部２０と下位アドレス制御部２３に通知する。例文帳に追加

Each time data for one time slot are written in the dual port RAM 8, it is reported to a high-order address control part 20 and a low-order address control part 23 of a read circuit by a data timing signal 112. - 特許庁

節電モードの動作中、シリアルポート制御モジュール１からデータ入力割込み、あるいはＣＰＵ３のデータ出力要求が発生した場合、ＣＰＵ３は通常モードに復帰する。例文帳に追加

During the operation of the CPU in the power saving mode, whether a data input interruption or a CPU data output request is generated from a serial port control module or not is discriminated (S8). - 特許庁

２次元離散コサイン変換装置において、高速なデュアルポートＲＡＭの使用を不要とするとともに、それに伴う消費電力の増大を防止する。例文帳に追加

To eliminate the necessity of using a high speed dual port RAM and to prevent increase in power consumption accompanying the use of the dual port RAM in a two-dimensional discrete cosine transform system. - 特許庁

デュアルポートメモリに対するアクセス調停として、一方のＣＰＵが連続アクセスして他方を待たせ続けるのを防止、アクセス権の切り替えでデータが破損されるのを防止する。例文帳に追加

To prevent data from being damaged due to switching of access right by preventing a CPU of one side from keeping a CPU of another side waiting by carrying out continuous access as an access arbitration to a dual port memory. - 特許庁

混雑するメモリの入出力ポートおよびバス１０２を流れるデータを複数の入出力ポートを持つメモリ（例えばデュアルポートメモリ１０４）、あるいはＦＩＦＯメモリによって分割する。例文帳に追加

A memory having a plurality of input output ports (e.g. a dual port memory 104) or an FIFO memory divides congested data delivered through input/ output ports and a bus 102 for a memory. - 特許庁

各インタフェース部１１は、通信システムの状態を一定時間ごとの検出タイミングで検出して、エラーを検出した場合にはエラー検出情報をデュアルポートメモリ１２に書き込む。例文帳に追加

Each of interface parts 11 detects the state of a communication system in detection timing at the interval of fixed time, and when an error is detected, error detection information is written in a dual port memory 12. - 特許庁

デュアルポートＲＡＭ１３の最後のページの書き込み/読み出し後、周回管理ビットＣＭＢＴを反転させて最初のページを示すことで、ポインタの周回違いを把握することができる。例文帳に追加

The cycle-difference of the pointer can be obtained by indicating a first page by reversing the cycle management bit CMBT after writing/reading a last page of the dual port RAM 13. - 特許庁

デバイスＡとデバイスＢとの間にデータ転送線４、５を介して接続されるデュアルポートＳＲＡＭのメモリ空間を７ブロックに分割する。例文帳に追加

A memory space of the dual port SRAM connected between the device A and the device B via data transfer lines 4 and 5 is divided into seven blocks. - 特許庁

リードCH選択部80は、デュアルポートメモリに書き込まれた入力データの内で未だ読み出されていないデータ数をチャネル毎に把握し、最も多いデータ数のチャネルに対するリードCHイネーブルを出力する。例文帳に追加

A read CH selection section 80 grasps the number of data having not been read out on a channel-by-channel basis, among the input data stored in the dual port memory, and outputs a read CH enable signal to the channel having the largest number of data. - 特許庁

本発明は、異なる系の動作周波数で動作する２つのデバイス間において、デュアルポートＳＲＡＭを介してデータを送受信する際に、データの転送を高速にかつ効率的に行えるデータ送受信システムを提供する。例文帳に追加

To provide a data transmission/reception system that can quickly and efficiently transfer data when two devices operating at operating frequencies of different systems transmit and receive data via a dual port SRAM. - 特許庁

このようにすることにより、モバイル応用装置で同時に少なくとも２つのメモリアクセス要請時、メモリ装置のピン数を増加させることなく、デューアルポートを具現することができる。例文帳に追加

In such a manner, the dual ports are embodied without increasing the number of pins of the memory device when a mobile application device is required for at least two memory accesses, simultaneously. - 特許庁

デュアルポートメモリの書き込み側と読み出し側が非同期の場合に書き込み側と読み出し側の競合による不正データの流出を容易に防止する。例文帳に追加

To provide a network system which is capable of easily preventing an outflow of wrong data which occurs due to a conflict between a writing side and a reading side when the writing side and reading side are not synchronous with each other in a dual port memory. - 特許庁

フットスイッチ等のリモコン装置がシリアルポートに接続されているか否かを正確に検出することができるリモート装置の制御方法を提供する。例文帳に追加

To provide a control method of remote device capable of exactly detecting whether a remote controller such as a foot switch is connected to a serial port or not. - 特許庁

次いで、水平方向に縮小された画像信号は、垂直縮小フィルタ４に送られ、所定の垂直方向に縮小された画像信号に変換され、デュアルポートラインメモリ６に記憶される。例文帳に追加

Then, the image signal reduced in the horizontal direction is sent to a vertically reducing filter 4 to be transferred to an image reduced in a prescribed horizontal direction and stored at a dual port line memory 6. - 特許庁

各ＣＰＵが、ポインタを読み取り、書き込みもしくは読み込み可能範囲を算出することなく、デュアルポートメモリへの書き込みおよび読み込みを行うこと。例文帳に追加

To enable each CPU to write to and read from a dual port memory without reading pointers to compute a writable or readable area. - 特許庁

次に、コントローラ１１８は、駆動クロック信号より低速のクロック信号に基づいて、デュアルポートメモリ１２２から有効画素に係る画像データを読出してプリンタ等の他の装置に転送する。例文帳に追加

Then, the controller 118 reads image data about the effective pixels from the dual port memory 122, on the basis of a clock signal having a speed lower than that of the driving clock signal and transfers the read image data to another apparatus, such as a printer. - 特許庁

サーバ装置１０を起動するとＢＩＯＳが実行され、シリアルポートがショートされていることを検出すると空き領域に記憶されているリカバリＯＳデータをハードディスクのＯＳ記憶領域にコピーする。例文帳に追加

When the server device 10 is started, a BIOS is executed, and the recovery OS data stored in the free area is copied to the OS storage area of the hard disk in the case that it is detected that the serial port has been short-circuited. - 特許庁