「アルポート」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

スライド弁２機構による内部容積比調節が成されるスクリュ圧縮機において、アキシャルポート２０によって決まる内部容積比Ｖ_iaをラジアルポート２１によって決まる内部容積比Ｖ_irよりも大きく形成している。例文帳に追加

In a screw compressor wherein an internal volume ratio is regulated by a slide valve 2 mechanism, an internal volume ratio Via determined by an axial port 20 is increased to a value higher than an internal volume ratio Vir determined by a radial port 21. - 特許庁

また、ＲＡＭ１８に格納されているデータは、ＣＰＵ１２の制御によりデュアルポートＲＡＭ２１を介してファクシミリ装置本体部３１のＣＰＵ３２に転送できる。例文帳に追加

Data stored in the RAM 18 can be transferred to a CPU 32 of the facsimile equipment main body 31 through a dual port RAM 21 by the control of the CPU 12. - 特許庁

デュアルポートメモリ９への書込みアドレスはメモリ書込み制御部７から出力されるアドレスＤＴ１７をアドレス変換部８によって変換された所定のアドレスＤＴ１８である。例文帳に追加

A write address to the memory 9 is a prescribed address DT18 obtained, in such a manner that an address converting part 8 converts an address DT17 outputted from a memory write control part 7. - 特許庁

シリアルポートインタフェースや専用の電源などの付加設備を設けることなく、安価な構成で障害や異常などの事象が発生した場合に、この事象を管理者あるいはユーザに視覚的に的確に通知すること。例文帳に追加

To notify a manager or a user appropriately of an event such as a failure or abnormality when it happens with an inexpensive structure without providing any additional equipment such as a serial port interface or a dedicated power supply. - 特許庁

制御回路１２は、操作卓４からの入力に応じて、外部入力された映像信号から、子画面として表示する領域を設定し、設定された領域の映像信号のみをデュアルポートメモリ２２に記憶する。例文帳に追加

A control circuit 12 sets an area to be displayed as a slave screen from the externally inputted image signal according to the input from an operation console 4, and stores only the image signal of the set area in dual port memories 22 (22a-22c). - 特許庁

ＲＡＭ領域設定部４２はアドレスカウンタ５５の最大カウント値を決定し、デュアルポートＲＡＭ５１から取出すデータ量を設定する。例文帳に追加

The RAM area setting unit 42 determines a maximum count value of an address counter 55 to set the amount of data to be taken out of the dual-port RAM 51. - 特許庁

例えばＣＰＵ５０側でデュアルポートＲＡＭ１０のＡ番地にアクセスする時、アクセスアドレスレジスタ５１にＡ番地のアドレス信号が、フラグレジスタ５２にアクセス中を表示する“１”がそれぞれ格納される。例文帳に追加

At the time of accessing the address A of dual port RAM 10 on a CPU 50-side, for example, the address signal of the address A is stored in an access address register 51 and '1' displaying the middle of access in a flag register 52. - 特許庁

シリアルポートのみに出力可能な従来の制御プログラム作成ソフトを流用できるにも拘らず、遠隔地から、プログラマブル・ロジック・コントローラ（ＰＬＣ）の制御プログラムを更新可能な制御システムを実現する。例文帳に追加

To realize a control system capable of updating the control program of a programmable logic controller(PLC) from a remote place although it is possible to divert conventional control program preparation software which can be outputted only to a serial port. - 特許庁

この回路には、ＰＤＡ用無線通信システム電源投入信号線、ＰＤＡ用無線通信システムリセット信号線、ＰＤＡ状態信号線、無線通信システム状態・ＰＤＡウェークアップ信号線、２つのシリアルポートが含まれ、それらのシリアルポートはＰＤＡと無線通信システムとの間に電気的に接続され、それら２つのポートの一方は制御信号と状態データの送信に使用され、それら２つのポートの他方はデジタルデータ信号の送信に使用されることを特徴とする。例文帳に追加

One of the two ports is used for transmission of a control signal and a condition data, and the other of the two ports is used for transmission of a digital data. - 特許庁

もしシリアルポートを有効にしたいのであれば以下の変更を行なって新しいカーネルを作る必要があります。 /usr/src/sys/i386/isa/sio.c の中で 1 ヵ所ある 0x2e8 という文字列を探し、この文字列とその手前にあるコンマを削除します (後ろのコンマは残します)。例文帳に追加

If you want to be able to use your serial ports, you will have to build a new kernel with the following modification: in /usr/src/sys/dev/sio/sio.c (or in /usr/src/sys/pc98/cbus/sio.c for pc98) find the one occurrence of the string 0x2e8 and remove that string and the preceding comma (keep the trailing comma).  - FreeBSD

つまり、/boot.config の中で -Dオプションを指定して -h オプションを指定しなかった場合、ブートブロック実行中でのみシリアルポートをコンソールとして使うことができます。 ブートローダは内蔵ビデオディスプレイを コンソールとして使います。例文帳に追加

This means that if you specify the -D option but not the -h option in /boot.config, you can use the serial port as the console only during the boot block; the boot loader will use the internal video display as the console.  - FreeBSD

シリアルコンソールからカーネルデバッガを起動したい(これはリモートで診断する際に便利ですが、もしおかしな BREAK信号がシリアルポートに送られるような場合には危険です! )場合には、次のオプションを使ってカーネルをコンパイルして下さい。例文帳に追加

If you wish to drop into the kernel debugger from the serial console (useful for remote diagnostics, but also dangerous if you generate a spurious BREAK on the serial port!) then you should compile your kernel with the following options:  - FreeBSD

シリアルコンソールからブートメッセージを確認したり、シリアルコンソールを経由してカーネルデバッグセッションに入ることができるので、これは必要がないかもしれませんが、 loginプロンプトをシリアルポートに出力するように設定することもできます。例文帳に追加

While this is not required, you may wish to get a login prompt over the serial line, now that you can see boot messages and can enter the kernel debugging session through the serial console.  - FreeBSD

デュアルポートラインメモリ６に記録された信号を、ビデオクロックに同期して連続的に読み出すことで、ＣＣＤ撮像素子１の有効範囲を全て取り込んだ範囲から、ビデオ信号の有効画素数の範囲までの間で連続的に可変する領域の映像データを得る。例文帳に追加

Video data for an area is obtained that is variable consecutively between a range where the entire effective range of CCD imaging device 1 is captured and a range of effective number of pixels by reading signals recorded in the dual port line memory 6 consecutively in synchronism with video clock. - 特許庁

最上流側のモジュール２の上流ポート２ａに、ＰＣ１０のシリアルポートからリクエスト信号が送出されると、そのリクエスト信号は上流側のモジュール２から下流側のモジュール２へ順次伝播していく。例文帳に追加

When a request signal is transmitted from a serial port of a PC 10 to the upstream port 2a of the module 2 on the most upstream side, the request signal is sequentially propagated from the module 2 on the upstream side to the module 2 on the downstream side. - 特許庁

フラッシュメモリー６には、予めシリアルポート１を介してコンフィグレーションデータを格納しておき、システム起動時に、コンフィグレーション制御装置５はこの格納データを自動的に読み出しつつコンフィグレーションを行う。例文帳に追加

Configuration data are previously stored in the flash memory 6 via a serial port 1, and at the time of starting-up of the system, the configuration controller performs configuration with automatically reading out the stored data. - 特許庁

外部のデータ処理端末３０にシリアルデータをシリアル送信するとき、データ送信手段２０２が順次発生するシリアルデータを出力バッファ手段２０３がバッファリングしてシリアルポート２０１からシリアル送信する。例文帳に追加

When a data processing unit 20 serially transmits serial data to an external data processing terminal 30, an output buffer means 203 buffers serial data sequentially generated by a data transmission means 202 and transmits the data serially from a serial port 201. - 特許庁

ＮＡＮＤ型フラッシュメモリ４１は、ＤＤＭＡインターフェース１３２及びセレクタ２２を介してＤＤＭＡバス３２に接続され、デュアルポートＲＡＭ４２は、ＤＤＭＡインターフェース１４３及びセレクタ２３を介してＤＤＭＡバス３２に接続されている。例文帳に追加

A NAND type flash memory 41 is connected with the DDMA bus 32 via a DDMA interface 132 and selector 22, and a dual port RAM 42 is also connected with the DDMA bus 32 via a DDMA interface 143 and selector 23. - 特許庁

このメモリ装置は、グラフィックデータのためのランダムアクセスポートと、ディスプレイへの像出力のための第１シリアルアクセスポートと、ビデオ信号データの入力及び出力のための補助即ち第２シリアルポートとを有する。例文帳に追加

This memory device has a random access port for graphic data, a 1st serial access port for image output to a display, and an auxiliary, i.e. 2nd serial port for inputting and outputting video signal data. - 特許庁

本発明のメモリ装置は、外部的に開始されたメモリアクセス動作に対する第一ポートを具備すると共にエラーチェック及びエラー補正動作と関連するメモリアクセス動作を取扱う第二ポートを具備しているデュアルポートメモリを有している。例文帳に追加

This memory device is provided with a dual port memory equipped with a first port corresponding to an externally started memory access operation and a second port for dealing with the memory access operation related with an error check and error correcting operation. - 特許庁

２つのＰＭＯＳ負荷トランジスタ、２つのＮＭＯＳプルダウントランジスタ、２つのＮＭＯＳパストランジスタ及び１つのＰＭＯＳスキャントランジスタより構成されるが、スキャントランジスタがＰＭＯＳトランジスタであるゆえに、ノイズマージンが向上されるデュアルポート半導体メモリ装置である。例文帳に追加

A dual port semiconductor memory device comprises two PMOS load transistors, two NMOS pull-down transistors, two NMOS pass transistors, and one PMOS scan transistor, wherein the scan transistor being the PMOS transistor, thereby improving a noise margin of the dual port semiconductor memory device. - 特許庁

これら禁止信号４４、７４が入力されているときは、メモリへのアクセスを待つ１個の共通メモリ（デュアルポートメモリ）２を使用してパラレルデータのバスファイトを回避し、シリアルデータの同時送受信動作を可能にする。例文帳に追加

When the inhibit signals 44 and 74 are inputted, one common memory (dual port memory) 2 waiting for access to the memory is used to avoid the bus fight of parallel data, and serial data can be transmitted and received at the same time. - 特許庁

６個のトランジスタから構成されたデュアルポートＳＲＡＭセルを提供することによって、セルのサイズを縮小しながらも読み出しと書き込みが衝突なし同時に可能にしたＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)セルを提供すること。例文帳に追加

To provide a SRAM (Static Random Access Memory) cell capable of performing reading and writing operations simultaneously without collision while reducing a size of cell, by providing a dual port SRAM cell constituted of six transistors. - 特許庁

情報処理装置等に内蔵されるシリアル通信処理装置１は、シリアル信号送受信を行う通信処理装置１１、該装置と通信する外部装置２を接続するシリアルポートを有するシリアルインターフェース１２を有する。例文帳に追加

The serial communication processor 1 built in an information processor or the like is provided with the information processor 11 to send/receive serial signals, serial interface 12 which has a serial port connecting external device 2 which communicates with the device. - 特許庁

特にプロトコル処理の過程で収集される送信フレームに関する情報や、物理接続処理の過程で収集されるＥＱＭ情報などをデュアルポートＲＡＭに記憶し、これらの情報に基づいてホストＣＰＵ側からモデム装置の設定を行う。例文帳に追加

Particularly, information on transmitting frames to be collected in the process of protocol processing or EQM information to be collected in the process of physical connecting processing is stored in the dual port RAM and based upon such information, setting of the modem apparatus is performed from the host CPU side. - 特許庁

この時点で、ＣＣＰ６０側でデュアルポートＲＡＭ１０の同じＡ番地にアクセスしようとしてアドレスバス６４にアドレス信号を出力すると、比較判定部６３で一致が検出されてウエイト信号ＷＡが出力される。例文帳に追加

When the address signal is outputted to an address bus 64 for accessing the same address A in dual port RAM 10 on a CCP 60-side, the comparison/judgement part 63 detects matching and a wait signal WA is outputted. - 特許庁

監視制御部１３は、同じ一定時間ごとに検出タイミングとは所定時間だけ異なる監視タイミングでデュアルポートメモリ１２のエラー検出情報の有無を監視し、エラー検出情報を読み出した場合には警報情報１４を発生する。例文帳に追加

A supervisory and control part 13 supervises the presence/absence of the error detection information in the dual port memory 12 in supervisory timing different from the detection timing just by prescribed time at the interval of the same fixed time, and when the error detection information is read out, alarm information 14 is generated. - 特許庁

図柄制御基板４０側には、図柄表示装置１８を構成する図柄表示器Ｈの種類に関係なく共通使用可能なＣＰＵ４１、入力ポート４２、ＲＯＭ４３、ＲＡＭ４４及びシリアルポート４５などの共通制御機器を配設する。例文帳に追加

Common control equipment such as a CPU 41, an input port 42, a ROM 43, a RAM 44, a serial port 45 which can be used in common without regard to the kind of a pattern display H constituting the pattern display device 18 are arranged on the side of a pattern control board 40. - 特許庁

行処理演算部１７は、各部分行列の基準となる隅部と同列の隅部に位置する要素を起算点として、所定の行処理を列方向に隣接する行毎に順次実行し、結果をデュアルポートメモリ部３に順次記憶する。例文帳に追加

A line processing calculation part 17 successively executes prescribed row processing for each row adjacent in the column direction by using the element located at the corner part of the same column as that of the corner part being a reference of each partial matrix as a starting point for calculation, and also, successively stores the results in a dual port memory part 3. - 特許庁

２フレーム分のデータの容量を確保できるデュアルポートメモリでフレームメモリを構成し、各１フレーム分のデータの容量が確保された各アドレスエリアには奇数フィールドと偶数フィールドの１水平ライン分のデータが格納されるエリアを交互に確保するようにしたものである。例文帳に追加

The frame memory is configured by dual port memories that can secure a data capacity for two frames, and in each address area where a data capacity is secured for one frame each, areas for storing data of one horizontal line of an odd field and an even field are alternately secured. - 特許庁

割込み／メモリ管理装置１０２は、記憶装置１０１からデュアルポートメモリ１０３の使用状況を読み込み、この使用状況に基づいて、ＣＰＵ１１１、１２１に対し、メモリアドレスを発生させ、またデータ送受信動作を開始させるための割込み信号を発生させる。例文帳に追加

An interrupt/memory management device 102 reads in the use status of the dual port memory 103 from the storage device 101 and, according to the use status, generates a memory address and generates an interrupt signal to start data exchange to the CPUs 111 and 121. - 特許庁

アドレス発生器２２０は、デュアルポートメモリ２１０上に構成された正方行列において、行方向にデータが書き込まれるように書込みアドレス２２１を発生すると同時に、斜め方向にデータが読み出されるように読出しアドレス２２２を発生する。例文帳に追加

The address generator 220 generates the write address 221 so as to write a data in a row direction of a square matrix constructed on the dual-port memory 210 and simultaneously generates the read address 222 so as to read the data in a diagonal direction of it. - 特許庁

デュアルポートメモリ１内のデータ量をアドレス差分検出部６０とバッファ容量監視部６１で検出し、これらのデータ量をアドレス制御動作比較部７で比較することにより書き込みアドレス、読み出しアドレスの誤動作を検出する。例文帳に追加

Data quantity in a dual port memory 1 is detected with an address difference detecting part 60 and a buffer capacity monitoring part 61, and the malfunctions of a write address and a read address are detected by comparing the pieces of data quantity with an address control operation comparing part 7. - 特許庁

これにより、省電力モードからの復帰で電源がオンになったとき、ファクシミリ制御ＣＰＵ３１は、全体制御ＣＰＵ２１の初期化完了を待たずに、必要なパラメータをデュアルポートラム４１から取得することができる。例文帳に追加

Thus, when the power source is turned on at the time of recovering from the power saving mode, the facsimile control CPU 31 is able to acquire a necessary parameter from the dual port RAM 41 before the initialization of the whole control CPU 21 is completed. - 特許庁

デュアルポートＲＡＭ１３はリングバッファ構造となっており、第１ホストポインタＨＳＰＮＴ１、第２ホストポインタＨＳＰＮＴ２、アンカーポインタＡＮＰＮＴの３つのポインタは、各ポインタに対して1bit毎の周回管理ビットＣＭＢＴをもつ。例文帳に追加

A dual port RAM 13 has a ring buffer structure, and three pointers of a first host pointer HSPNT1, a second host pointer HSPNT2, and an anchor pointer ANPNT each has a cycle management bit CMBT for one bit. - 特許庁

ブート後はブート情報をホストへ通知し、その旨を確認したならば処理装置へ処理開始の情報を通知するため、デュアルポートメモリの特別なメモリエリアを介して行うメッセージのアクセス動作による割込信号の発生と解除で行う。例文帳に追加

After booting, host information is given to the host and when the effect is confirmed, in order to give information on the start of processing to the processor, an interruption signal is generated and released by the access operation of a message performed by way of the special memory area of a dual port memory. - 特許庁

処理システム１０は、デュアルポートメモリ４０内のシステム制御情報記憶部４０１内のプログラム更新事象フラグがセットされていると、汎用データ記憶部４０２にメインプログラムを格納し、システム制御情報記憶部４０１内のダウンロード事象フラグをセットする。例文帳に追加

When a program update event flag is set in a system control information storage part 401 in a dual port memory 40, a processing system 10 stores a main program in a general-purpose data storage part 402 and sets a download event flag in the system control information storage part 401. - 特許庁

これにより、エンクロージャ・マネージャ２４に対してシリアルポート３２を設けるとともに、各S/Pコンバータ３０とエンクロージャ・マネージャ２４とをシリアルバス３１で接続するのみで、複数のHDD６に対して、ESI方式のSES機能を有効とすることができる。例文帳に追加

Thus, the SES function in an ESI system can be validated for a plurality of the HDDs 6 simply by providing a serial port 32 to the enclosure manager 24 and connecting the respective S/P converters 30 with the enclosure manager 24 by a serial bus 31. - 特許庁

図柄制御基板２５側には、図柄表示装置１８を構成する図柄表示器Ｈの種類に関係なく共通使用可能なＣＰＵ３０、入力ポート３１、ＲＯＭ３２、ＲＡＭ３３及びシリアルポート３４などの共通制御機器を配設する。例文帳に追加

On the side of a pattern control board 25, common control equipment such as a CPU 30, an input port 31, a ROM 32, a RAM 33 and a serial port 34 usable in common regardless of the kind of a pattern display unit H constituting the pattern display device 18 is disposed. - 特許庁

ＲＡＭシフトレジスタまたはデュアルポートＲＡＭなどの時間遅延素子を用いて遅延バッファとして作用させ、ＰＮシーケンスは、各相関器の処理パワーで乗算されるシステム内の相関器の数に関連する時間間隔だけ、受信データに関して時間的にシフト（遅延）される。例文帳に追加

The time delay element, such as a RAM shift register or a dual port RAM, acts as a delay buffer and the PN sequence is temporally shifted (delayed), with respect to the received data by a time interval which is multiplied by processing powers of each correlation unit and related to number of the correlation units in the system. - 特許庁

本発明は、装置の電源の投入・切断や、突然の停電の場合に、或いは、外部装置のシリアルシリアルポートへの接続又は解除しようとするとき、不要なブレーク信号の発生を抑制したシリアル通信処理装置を提供する。例文帳に追加

To provide a serial communication processor capable of suppressing the occurrence of unwanted break signals when a power of equipments is turned on/shot down, a sudden blackout is occurred, or the device is being connected to or released from a serial port of an external device. - 特許庁

シリアルポートのみに出力可能な従来の制御プログラム作成ソフトを流用できるにも拘わらず、接続を切り換えずに、プログラマブル・ロジック・コントローラ（ＰＬＣ）の制御プログラムを更新可能な制御用ホストコンピュータを実現する。例文帳に追加

To provide a control host computer updating the control program of a programmable logic controller(PLC) without switching connection although conventional control program generation software which can be outputted only to a serial port can be used. - 特許庁

このうちシリアル出力形式の信号（電文信号）は通信変換ユニットを介してシリアルポート信号に変換されてから通信衛星端末１０に入力され、アナログ、デジタル形式の信号は直接、通信衛星端末１０に入力される。例文帳に追加

Among the signals, the signal in a form of the serial output (telegraphic signal) is inputted into the communication satellite terminal 10 after converting the signal into a serial port signal through a communication conversion unit, and the signals in the forms of the analog and digital outputs are directly inputted into the communication satellite terminal 10. - 特許庁

コントローラ１１８は、ＣＣＤ１０９を駆動クロック信号により駆動して得られた画像データのうち、ＣＣＤ１０９の有効画素に係る画像データだけを当該駆動クロック信号に基づいてデュアルポートメモリ１２２に書込む。例文帳に追加

A controller 118 writes only image data about effective pixels of a CCD 109 out of image data obtained by driving the CCD 109, based on a driving clock signal into a dual port memory 122 on the basis of the driving clock signal. - 特許庁

書き込み制御部２は、パケット１０が損失した場合に、該パケット１０のデータが書き込まれる予定になっていた前記デュアルポートメモリ４内のメモリ領域を空白領域のままにし、次に到着したパケット１０のデータを前記空白領域に続くメモリ領域に書き込む。例文帳に追加

If a packet 10 is lost, a write control part 2 keeps a memory area in a dual port memory 4, where data of this packet 10 should have been written, empty and writes data of the next arriving packet 10 in a memory area following this empty area. - 特許庁