「ティビット」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

ＩＦＦＴ部１０４は、セグメント割当部１１２の指示に従って、システマチックビット系列およびパリティビット系列をそれぞれセグメントに割り当て、ＩＦＦＴ処理を施してマルチキャリア信号を生成する。例文帳に追加

An IFFT section 104 respectively assigns a systematic bit sequence and the parity bit sequence to segments according to an instruction of a segment assigning section 112 and applies IFFT processing to the segments to generate a multicarrier signal. - 特許庁

情報ビット及びパリティビットが多値変調されて伝送される際に、情報ビットの伝送誤りを防止し、誤り訂正の性能を向上させる。例文帳に追加

To improve performance of error correction by preventing a transmission error of information bits when information bits and a parity bit are subjected to multi-level modulation and transmitted. - 特許庁

誤り訂正符号は、列が変数ビットを表わし、行がパリティビットを表わすパリティ検査行列によって定義し、２部グラフとして表わされる。例文帳に追加

The error-correcting code is defined by a parity check matrix in which columns represent variable bits and rows represent parity bit, and represented as a bipartite graph having two parts. - 特許庁

品種読取部４で読み取られた品種情報ビットおよびパリティビットに係るビットデータに対してパリティチェックを行い、パリティチェックを通過したビットデータに基づいてパッケージを移載する。例文帳に追加

A parity check is made to bit data related to the parity bits and type information bits read by a type reading section 4, and the packages are transferred based on the bit data that has passed the parity check. - 特許庁

本発明の連想メモリは、検索の対象となるデータビットを保持するＣＡＭセルと、データビットの有効無効を表すエンプティビットを保持し、かつ検索の対象となるＣＡＭセルとを含むワードを複数備える。例文帳に追加

This associative memory is furnished with a plurality of words including a CAM cell for holding a data bit objective for retrieval and a CAM cell objective for retrieval while holding an empty bit showing the effective/ineffective of the data bit. - 特許庁

この時、タイミング制御回路により、伝送路の伝送レートに応じて、メモリからデータを読み出すタイミング、パケット処理回路からパケットを出力するタイミング、および、パリティ処理回路からパリティビットが付加されたパケットを出力するタイミングが制御される。例文帳に追加

A timing control circuit controls the timing for reading out the data from the memory, the timing for outputting a packet from the packet processing circuit, and the timing for outputting a packet affixed with a parity bit from the parity processing circuit depending on the transmission rate of the transmission line. - 特許庁

共通アドレス抽出装置１０は、各バイトに対して篩処理一回目のログ加算処理を実施し、一回目のログ加算処理が終了した後の各バイトの値に対して、条件を満足するバイトのアドレスに付属するパリティビットをオンとする。例文帳に追加

A common address extracting apparatus 10 performs a log addition processing of first round sieve processing to each byte and, for the value of each byte after the first round of log addition processing is completed, turns ON the parity bit attached to the address of the byte satisfying the condition. - 特許庁

ターボ符号化およびパンクチャリングを含む順方向誤り訂正によって、あらゆる性能尺度と、ターボ符号器（６００）によって生成される低レートの符号をパリティビットのパンクチャリングと組み合わせる結果として得られる有効符号化レートとの間の、滑らかな関数の関係が達成される。例文帳に追加

Forward error correction, including Turbo coding and puncturing achieves a smooth functional relationship between any measure of performance and the effective coding rate resulting from combining lower rate codes generated by a Turbo encoder (600), with puncturing of parity bits. - 特許庁

入出力インターフェース４は、外部からのクロック信号ＳＣＬＫを受け、これに同期してパリティビットＰを含む所定ビット数の所定数のフレームからなる通信データＳＩＮを、他の電子回路との間でビットごとに通信する。例文帳に追加

An input output interface 4 receives an external clock signal SCLK and communicates communication data SIN comprising a prescribed number of frames in a prescribed bit number including the parity bit P synchronously with the clock signal by each bit with other electronic circuit. - 特許庁

ＥＣＣ回路２０５に入力されるデータのビット数を、書き込みのため外部から入力されるデータのビット数よりも多くすることにより、メモリセルアレイ２０１に書き込まれるユーザデータに対するパリティビットの比率を低減させる。例文帳に追加

A ratio of a parity bit for user data written in a memory cell array 201 is reduced by making the number of bits of data input to the ECC circuit 205 exceed the number of bits of data input from the outside for writing. - 特許庁

ナビゲーション装置２は、パケットを送信する際にパケットの先頭１バイト目のデータについては奇数パリティに設定し、２バイト目以降のデータについては偶数パリティに設定してパリティビットを付加してパケットの送信を行う。例文帳に追加

A navigation unit 2 sets an odd parity to data of a leading 1st-byte of a packet in the case of transmitting the packet and sets an even parity to data of 2nd and succeeding bytes and adds the respective parity bits to the packet for the transmission. - 特許庁

ＨＤＴＶカメラからカメラ制御装置へ画像圧縮されたＨＤＴＶ映像信号をシリアルデジタル信号で伝送するデジタルトライアックスシステムにおいて、映像信号に付加された１ビットのインジケータ情報をパリティビットと兼用して圧縮画像と共に伝送する。例文帳に追加

A digital triac system which transmits an image-compressed HDTV video signal with a serial digital signal from an HDTV camera to a camera control unit uses one-bit indicator information added to the video signal as a parity bit in common and transmits the indicator information together with a compressed image. - 特許庁

タグ格納部は、ラインがリフィル中であるか否かを示すリフィルビット(R)と、ワード毎にワードにおけるデータがダーティであるか否かを示すダーティビット(D0,D1,D2,D3)と、ラインに格納されたデータの主記憶におけるアドレスを示すタグビット(Tag)を格納している。例文帳に追加

The tag storage part stores: refill bits (R) for indicating whether a line is being refilled; dirty bits (D0, D1, D2, and D3) indicating whether data for each word is dirty; and tag bits (Tag) indicating an address in a main storage for the data stored on a line. - 特許庁

ＧＳ復号部５０のＧＳ−ＡＰＰ復号部５２は受信ビットｙの軟判定復号を行う際、ターボ復号部６０から送られる情報ビットｕ、パリティビットｐ１，ｐ２に関する事前確率を受け取り、それらの外部情報を計算し、ターボ復号部６０に送る。例文帳に追加

A GS-APP decoding portion 52 of a GS-decoding portion 50 receives apriori probability related to an information bit u, a parity bit p1 and a parity bit p2 sent from a turbo-decoding portion 60, calculates outside informations and sends them to the turbo-decoding portion 60, when it does a soft decision decoding of a receiving bit y. - 特許庁

地上デジタル放送のＡＣを使って音声信号を伝送するに際して、フレームの先頭近傍に配置されたビットによりＡＣパケットの構成を指定し、また、フレーム単位の誤り訂正のためのパリティビットを伝送しないようにした。例文帳に追加

In the transmission of an audio signal through the use of the AC of the ground digital broadcast, the configuration of an AC packet is designated by a bit placed in the vicinity of the head of a frame, and a parity bit for error correction in the unit of frames is not transmitted. - 特許庁

そして、バーストライト時におけるメモリセルへの最後の書き込み時に、初回に生成されたＥＣＣコードを構成するデータビットのアドレスが指定されると、最後に書き込まれるライトデータと、保持されたデータビットをもとに初回に生成されたパリティビットを更新する。例文帳に追加

And when an address of data bits constituting the ECC code generated initially is specified at the time of last write-in for the memory cells at the time of burst write, a parity bit generated initially is updated based on write data written lastly and held data bits. - 特許庁

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割した分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。例文帳に追加

The encoder generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of a plurality of divided information bit streams resulting from dividing the information bit stream. - 特許庁

記録再生系の要求に応じた形態に変換するための変調処理が施されたデジタル情報系列に所定パターンのダミーシンボルを付加したデータ系列に対して、誤り訂正用のパリティビット系列を生成する。例文帳に追加

A parity bit sequence for error correction is generated to a data sequence with a dummy symbol of a predetermined pattern added to a digital information sequence subjected to conversion processing for change to a form according to a request of a recording and reproduction system. - 特許庁

そこで、Ｙ信号１ピクセルの１０ビットのうち、上位４ビットＢＡに対し、伝送ワードの下位２ビット×２の４ビットＢＢを使用し、上位４ビットＢＡに対して下位４ビットＢＢをパリティビットとすることで、（８，４）ハミングコードが生成される。例文帳に追加

Among 10 bits of one pixel in a Y signal, 4 bits BB, low-order 2 bits × 2 in a transmitted word are used to high-order 4 bits BA, and the low-order 4 bits BB is set as a parity bit for the high-order 4 bits BA, so that a (8, 4) Hamming code is generated. - 特許庁

さらにＬＳＩテスタ２５には、検査のために予めローディングされたＲＯＭコードの元データであるテストパターン２９ａ、２９ｂと、テストパターン２９ａ、２９ｂに対応したパリティビット３０ａ、３０ｂと、比較演算部３１が設けられている。例文帳に追加

Further, a LSI tester 25 is provided with test patterns 29a, 29b being original data of the ROM code previously loaded for inspection, parity bits 30a, 30b corresponding to the test patterns 29a, 29b, and a comparison operation part 31. - 特許庁

短縮フレームの情報ビットの長さに応じてＲＳ符号のパリティビットの長さを変動させることにより符号化率を向上させた符号化、復号を実現できる誤り訂正符号化装置、誤り訂正復号装置、伝送システム及び誤り訂正符号化方法を提供する。例文帳に追加

To provide an error-correction encoding apparatus, error-correction decoding apparatus, transmission system and error-correction encoding method, capable of encoding and decoding in which an encoding rate is improved by varying the length of parity bits in a RS (Reed-Solomon) code in accordance with the length of information bits in an abbreviated frame. - 特許庁

生成多項式により生成されたパリティビット列がメッセージビット列に逆順に付加されたＣＲＣコードが送信された場合、受信端で受信されたＣＲＣコードに転送エラーが発生したか否かを判別するためのエラー検出装置を提供する。例文帳に追加

To provide an error detecting device for judging whether or not any transfer error is generated in a CRC code received at a receiving terminal, when a CRC code in which parity bit columns generated by a generation polynomial are added to message bit columns in a reverse order is transmitted. - 特許庁

拡散手段３０５は、再送要求信号を受けて、時間方向の拡散率及び周波数方向の拡散率の少なくともいずれかを変更した拡散パターンに基づいて、パリティビットが付加された再送データを拡散し、送信手段３１０は、再送データを送信する。例文帳に追加

A spreading means 305 once receiving the resending request signal spreads resent data to which the parity bits are added according to a spreading pattern which is changed in at least one of a time-directional spreading rate and a frequency-directional spreading rate, and the transmitting means 310 transmits the resent data. - 特許庁

付加情報の最下位ビットにはパリティビットが書き込まれており、製品出荷時に、パリティチェック論理回路１０ａ〜１０ｄによって付加情報のパリティチェックを行い、該付加情報が正しく書き込まれている半導体集積回路装置１のみを出荷する。例文帳に追加

A parity bit is written in the least significant bit of the additional information and, at the time of shipment, the parity check logic circuits 10a-10d perform parity check of the additional information and only a semiconductor integrated circuit device 1 written with correct additional information is shipped. - 特許庁

ＥＣＣメモリモジュールを構成するメモリ素子中の一部とパリティビットを保存するための素子を、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を利用して統合構成して実装するＥＣＣメモリモジュールである。例文帳に追加

The ECC memory module 500 is configured such that part of memory elements 501, 502, 503 constituting the ECC memory module and an element for storing parity bits are integrated and mounted by using a memory element with twice the density and twice the bit configuration. - 特許庁

最大有効雑音電力スペクトル密度が所定の閾値よりも高いときは、アクセス端末間における干渉を最小化するために、アクセス端末に、それらのデータレートを低減することを知らせる逆方向アクティビティビット(ＲＡＢ)をセットすることによって、逆方向リンクのローディングのレベルを制御するパラメータとして、最大有効雑音電力スペクトル密度を使用する。例文帳に追加

A maximum effective noise power spectral density is used as a parameter for controlling the level of reverse link loading, by setting a reverse activity bit (RAB) to signal the access terminals to reduce their data rates in order to minimize interference between the access terminals if the maximum effective noise power spectral density is above a predetermined threshold. - 特許庁

送信装置１のフレーム変換部１１〜１８は、Ｄｕａｌ Ｌｉｎｋ ＨＤ−ＳＤＩ信号を入力し、ＨＡＮＣデータ並びに画素データのパリティビット及びスタッフビットを廃棄し、ＳＤＩクロックによるＨＤ−ＳＤＩ信号のデータ列をＳＯＮＥＴクロックによるデータ列に変換し、ＯＣ−１９２フレームに収容して広域網３へ送信する。例文帳に追加

Frame conversion portions 11-18 of a transmitter 1 input Dual Link HD-SDI signals, discard parity bits and staff bits of HANC data and pixel data, convert data sequences of the HD-SDI signals by SDI clocks into data sequences by SONET clocks and house the data sequences in an OC-192 frame for transmission to a wide area network 3. - 特許庁

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割したビット列であって情報ビット列における連続した複数のビットにより構成されるビット列である分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。例文帳に追加

The encoding part generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of divided information bit streams being bit streams constituted of a plurality of continuous bits in the information bit streams resulting from dividing the information bit stream into two or more. - 特許庁

また、磁気カードリーダの磁気ヘッドにより読み取られた磁気データを第１の磁気データ、この第１の磁気データの前後関係を入れ替えた磁気データを第２の磁気データとして、磁気データに含まれるパリティビットのパリティチェックの結果や磁気データに含まれる全キャラクタ数によってカード搬送方向判定を行う（ＳＡ４）。例文帳に追加

Using magnetic data read by a magnetic head of a magnetic card reader as first magnetic data and magnetic data formed by changing the sequence of the first magnetic data as second magnetic data, the card conveying direction is determined based on the result of parity check of the parity bit included in the magnetic data and the total number of characters included in the magnetic data (SA4). - 特許庁

シャッタ制御コードは、左眼用シャッタ６Ｌまたは右眼用シャッタ６Ｒの開動作の開始点を指示する開動作タイミング情報（コマンドビットＣＢ）と、左眼用シャッタまたは右眼用シャッタの開放時間を示す開放時間情報（デューティフラグＤＦおよびデューティビットＤＢ、またはデューティフラグＤＦ）とを含む。例文帳に追加

The shutter control code includes: opening operation timing information (command bit CB) indicating a starting point of an opening operation of the left-eye shutter 6L or the right-eye shutter 6R; and opening time information (a duty flag DF and a duty bit DB, or the duty flag DF) indicating an opening time of the left-eye shutter or the right-eye shutter. - 特許庁

カメラアダプタでインジケータ信号を取り出しＨＤＴＶサイズからＳＤＴＶサイズへダウンコンバートを行い、ＳＤＴＩパケットで伝送する圧縮映像データの１ビットを利用してパリティビットと兼用でカメラアダプタからカメラ制御装置へ伝送し、カメラ制御装置でインジケータ信号のみ取り出しアップコンバートした後、伸張後の映像信号に重畳する。例文帳に追加

A camera adapter extracts and down-converts an indicator signal from an HDTV size to an SDTV side, and uses one bit of compressed video data transmitted with an SDTI packet as a parity bit in common and transmits the compressed video data from a camera adapter to the camera control unit, which extracts and up-converts only the indicator signal and then superimposes the up-converted signal on a video signal having been expanded. - 特許庁

割付回路１ｃには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報ＳＬに基づいて、ライトデータＷＤ中のパリティビットＤ９〜Ｄ１２を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部１０を設けた。例文帳に追加

In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line. - 特許庁

高低２種の周波数信号を組み合わせた周波数変調信号で２値データを形成し、その所定ビット数とパリティビットにより１文字分のデータを形成し、記録データ信号の再生信号波形より一定の時間間隔内でのピーク点の有無を検出して２値データを復調する。例文帳に追加

Binary data are formed with a frequency modulation signal in which two kinds of a high frequency signal and a low frequency signal are combined and data equivalent to one character are formed by the number of prescribed bits and a parity bit and binary data are demudulated by detecting the presence or absence of a peak point in a fixed time interval from the reproduced signal waveforms of a recorded data signal. - 特許庁

システムの消費電力が低く、安価な電力増幅器を製造することが可能で、干渉に対する耐性を確保し、大容量の伝送レートや可変伝送レートでデータを伝送することが可能で、変調時にパリティビットを用いてエラーを訂正できる定振幅２進直交変調及び復調装置を提供する。例文帳に追加

To provide a constant amplitude binary quadrature modulation and demodulation apparatus with which power consumption of a system is small, an inexpensive power amplifier can be produced, resistance to interference is secured, data can be transmitted in a bulk transmission rate or a variable transmission rate, and an error can be corrected by using a parity bit in modulation. - 特許庁

本発明のデータ伝送装置では、送信すべきデータが格納されたメモリからデータが読み出され、パケット処理回路により、読み出されたデータが通信プロトコルに従う形式のパケットに変換され、パリティ処理回路により、生成されたパケットにパリティビットが付加され、伝送路を介してデータが送信される。例文帳に追加

In the data transmission equipment data to be transmitted is read out from a memory, converted by a packet processing circuit into a packet having a format conforming to a communication protocol, and affixed with a parity bit by a parity processing circuit before being transmitted through a transmission line. - 特許庁

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。例文帳に追加

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page. - 特許庁

半導体回路において、フラッシュＲＯＭ５のセキュリティビットに“ｌ”を書込むと、ＪＴＡＧポート１を使用したフラッシュＲＯＭライタによる読出しだけでなく、ＪＴＡＧポート１を使用したデバッグ機能も使用不可能となるため、フラッシュＲＯＭ５の内容が第三者に読出されることが全く無くなる。例文帳に追加

The read of the contents of the flash ROM 5 by the third party is completely eliminated since not only the read by a flash ROM writer using a JTAG part 1 but use of a debug function is disabled when '1' is written in a security bit of the flash ROM 5 in the semiconductor circuit. - 特許庁

受信装置の回線品質に基づいて、システマチックビット及びパリティビットの初回送信時及び再送時における送信方法を制御することにより、初回送信時に重要なパケットが送信される送信方法を回線品質の良い状態で用いることができ、この分、システムスループットを向上させることができる。例文帳に追加

The transmission method at initial transmission and re-transmission of a systematic bit and a parity bit is controlled on the basis of the channel quality of the receiver, so that the transmission method whereby important packets are transmitted at the initial transmission can be used in a state of good channel quality thereby improving the system throughput. - 特許庁

最大有効雑音電力スペクトル密度が所定の閾値よりも高いときは、アクセス端末間における干渉を最小化するために、アクセス端末に、それらのデータレートを低減することを知らせる逆方向アクティビティビット(ＲＡＢ)をセットすることによって、逆方向リンクのローディングのレベルを制御するパラメータとして、最大有効雑音電力スペクトル密度を使用する。例文帳に追加

When the maximum effective noise power spectral density is higher than a predetermined threshold, the maximum effective noise power spectral density is used as a parameter for controlling the level of reverse link loading, by setting a reverse activity bit (RAB) so as to inform access terminals to reduce their data rates, in order to minimize the interferences among these access terminals. - 特許庁

この発明は、デジタル情報系列及びそれに付加する誤り訂正用のパリティビット系列に対して、記録再生系の要求に応じた形態への変換処理を簡易な構成で行なうことができ、しかも記録するデータ長も短くし得る誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。例文帳に追加

To provide a device and a method for processing error correction, capable of processing a digital information sequence and an error correction parity sequence added thereto by transformation into a form according to a request from a recording and reproducing system with a simple configuration, moreover, capable of shortening also a data length to be recorded. - 特許庁

時間方向と周波数方向にデータを拡散して送信し、データを受信する無線受信機から、データに誤りが検出された場合にデータの再送を要求する再送要求信号を受信する無線送信機において、付加手段３０１が、データに対して誤り検出を行うためのパリティビットを付加する。例文帳に追加

In a radio receiver which spreads data in a time direction and a frequency direction and then transmits the data and receives a resending request signal making a request to resend data in the case of an error of data from a radio receiver spreading having received the data, an adding means 301 adds parity bits for error detection to the data. - 特許庁

この発明は、デジタル情報系列及びそれに付加する誤り訂正用のパリティビット系列に対して、記録再生系の要求に応じた形態への変換処理を容易に行なうことができ、しかも記録するデータ長も短くし得る誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。例文帳に追加

To provide an error correction processing device and an error correction processing method which can easily perform conversion processing of a digital information sequence and a parity bit sequence for error correction to be added to it, to a form responding to a request of a recording and reproduction system and also can shorten recording data length. - 特許庁

データ列を、ｍ（ｍ≧２）ビット毎に、複数ブロックにインターリーブし、誤り訂正符号のパリティを付加する第１のＥＣＣ符号器（２３５）と、複数のビット数毎に、パリティビットを付加するパリティ符号器（２３４）と、反復復号を使用する線形符号化の第２の誤り訂正符号化を行う第２のＥＣＣ符号器（２２０）とを設ける。例文帳に追加

The encoding device includes a first ECC coder (235) adding parity of an error correction code by interleaving a data column to a plurality of blocks for each m(m≥2) bits, a parity coder (234) adding a parity bit for each plurality of bits, and a second ECC coder (220) performing second error correction encoding of linear encoding using repetition decoding. - 特許庁

記憶部の各エントリは、メンテナンスポートより検索装置に入力され、エラー検出処理部により登録される７２ビットの検索対象データ、エラー検出処理部により検索対象データに付加される８ビットのＥＣＣ（冗長ビット）からなるエントリデータ、および、エントリに有効なエントリデータが登録されているか否かを示す１ビットのエンプティビットにより構成される。例文帳に追加

Each entry of a storage part comprises entry data composed of 72-bit retrieval object data inputted to the retrieval device through a maintenance port and registered by an error detection processing part and an 8-bit ECC (redundancy bit) added to the retrieval object data by the error detection processing part, and an 1-bit empty bit showing whether or not entry data effective for entry are registered. - 特許庁

軟判定復号部２０３及び軟判定復号部２０５は、軟判定復号データ、システマティックビットデータ及びパリティビットデータを用いて軟判定復号を行うとともに、軟判定復号を行う際に量子化雑音の分散値及びガウス雑音の分散値の合計分散値を入力信号の分散及び外部情報尤度の分散と見なして軟判定復号を行う。例文帳に追加

A soft decision decoder 203 and a soft decision decoder 205 perform soft decision decoding by using soft decision decoding data, systematic bit data and parity bit data, and perform soft decision decoding while considering the total variation value of the variance value of the quantization noises and the variance of Gaussian noises as the variance of an input signal and the variance of external information likelihood in performing soft decision decoding. - 特許庁