「バイポーラ接合トランジスタ」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

特殊なプロセスを必要とせずに、ベース電極引き出し領域１２の寄生のベース・コレクタ容量が大幅に低減されたヘテロ接合バイポーラトランジスタを製造する方法を提供すること。例文帳に追加

To provide a method for fabricating a heterojunction bipolar transistor in which parasitic base-collector capacity is reduced significantly in a base electrode lead-out region 12 without requiring any special process. - 特許庁

可動電荷担体がバリアに遭遇することなくベース領域からコレクタ領域を通過でき、したがって高動作効率を達成できるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To enable a heterojunction bipolar transistor to attain high operating efficiency by enabling movable charge carriers to pass through the collector region of the transistor from the base region of the transistor, without encountering any barrier. - 特許庁

このため、電子の拡散が阻害されないことから、高注入状態においても、高速動作性能を維持できるヘテロ接合バイポーラトランジスタを実現でき、これを用いた回路の高性能化が可能となる。例文帳に追加

Since diffusion of electrons is not impeded, the heterojunction bipolar transistor capable of sustaining high speed operation even under a heavily doped state can be obtained and the performance of a circuit employing the transistor can be enhanced. - 特許庁

増幅回路３は、互いに並列に接続された複数の単位ＨＢＴ（ヘテロ接合バイポーラトランジスタ）ＱＨ１〜ＱＨｎを有する構成とされている。例文帳に追加

The amplifier circuit 3 is constituted to have a plurality of unit HBTs (hetero-junction bipolar transistors) QH1 to QHn which are connected in parallel to each other. - 特許庁

格子不整合を招くことなくΔＥｇ（エミッタ層とベース層のエネルギーギャップの差）を大きく設定することができ、それによって高い電流利得率を得ることのできるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To obtain a high current gain by enabling ΔEg (energy gap difference between the emitter layer and the base layer) to be set large, without inviting lattice mismatch. - 特許庁

ベース層へのＨ^＋の混入を抑え、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）のコレクタ電流初期通電時に電流ゲインが良化する電流ゲイン初期変動を抑制する。例文帳に追加

To suppress the initial variation of current gain wherein the current-gain is increased in the initial current applying time of the collector current of a heterojunction bipolar transistor (HBT) by suppressing the mixing of H^+ into a base layer. - 特許庁

ＳｉＧｅ合金ベース層のＧｅ濃度を上げつつ、リーク電流を抑制可能とし、高周波特性に優れたＳｉＧｅ合金ベース層のヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor which can restrain a leakage current in a SiGe alloy base layer, while increasing the Ge concentration of the SiGe alloy base layer, and which is superior in high-frequency characteristics. - 特許庁

エミッタ層とエミッタキャップ層との間の再結合に起因するベース漏れ電流を低下させ、電流利得を向上できるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor of a structure, wherein a leakage current in a base layer due to the recombination between an emitter layer and an emitter cap layer is reduced and a current gain can be increased. - 特許庁

ベース／エミッタ間のリーク電流が充分に小さい状態を再現性良く維持しながら、高周波特性に優れたヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a hererojunction bipolar transistor superior in high frequency characteristic, while a state in which the leakage between the base and the emitter is markedly small is maintained with high reproducibility. - 特許庁

現状のプロセス技術を用いてコレクタ抵抗を低減することにより、動作特性がよく安定に動作するヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To obtain a heterojunction bipolar transistor which is satisfactory in operating characteristics and operation stability by a method, wherein a collector resistance is lessened by the use of a current process technique. - 特許庁

第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。例文帳に追加

The first node is selectively coupled to ground via a serially coupled capacitor Cm3 and a first silicon germanium heterojunction bipolar transistor Q9. - 特許庁

第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。例文帳に追加

The third node is selectively coupled to ground via a DC blocking capacitor Cbl1, a resistor Ratt1, and a second silicon germanium heterojunction bipolar transistor Q7 coupled in series. - 特許庁

シリコンフォトダイオード検出ユニットおよび寄生垂直バイポーラ接合トランジスタ増幅ユニットがＣＭＯＳプロセスによって同時に形成され得るシリコン光検出モジュールを提供する。例文帳に追加

To provide a silicon photodetection module in which a silicon photodiode detection unit and a parasitic perpendicular bipolar junction transistor amplification unit are formed simultaneously by CMOS process. - 特許庁

エミッタ電子輸送特性やエミッタ注入効率を劣化させることなく、レッジ部を薄層化することが容易で、微細化に適したヘテロ接合バイポーラトランジスタを提供すること。例文帳に追加

To provide a hetero-junction bipolar transistor allowing a ledge part to be easily formed into a thin layer without degrading an emitter electron transport characteristic and emitter injection efficiency, and suitable for miniaturization. - 特許庁

高い電流増幅率を有し、高周波特性および素子寿命に優れたヘテロ接合バイポーラトランジスタおよびその製法を提供すること。例文帳に追加

To provide a heterojunction bipolar transistor which has a high current amplification factor, and is excellent in high-frequency characteristics, and in element service life, and to provide a method of manufacturing the heterojunction bipolar transistor. - 特許庁

エミツタ・ベース間の接合界面特性の最適化により、性能が改善されたバイポーラ・トランジスタ構造そのおよび製造方法を提供する。例文帳に追加

To provide a bipolar transistor structure with enhanced performance by optimizing junction interface characteristics between an emitter and a base, and a manufacturing method therefor. - 特許庁

外部ベース抵抗を増大させることなく、コレクタ／ベース接合面積を小さくして、最大発信周波数を向上させたセルフアライン構造のバイポーラトランジスタ構造及びその製造方法を提供する。例文帳に追加

To provide a bipolar transistor structure having a self-aligned structure which is improved in the maximum oscillation frequency by reducing a bonding area between the collector and the base without increasing an external base resistance, and also to provide its manufacturing method. - 特許庁

縦型接合バイポーラトランジスタＴＲ１、ＴＲ２とは、絶縁物２で埋められたトレンチ３によって電気的に２つに分離され、分離時のその断面構造が、トレンチ３に対して鏡面対称になるように形成されている。例文帳に追加

The vertical junction type bipolar transistors TR1, TR2 are electrically separated into two portions with a trench 3 embedded with an insulator 2 and are formed to provide a mirror-symmetrical cross-sectional structure for the trench 3 when these are separated. - 特許庁

このため、Ｖ−ＮＰＮバイポーラトランジスタは、そのベース−コレクタ間の接合容量Ｃｊｃが高めにシフトすることなく、氷点以下の低温においても良好な動作特性が得られる。例文帳に追加

Therefore, in the V-NPN bipolar transistor, a joint capacity Cjc between its base and collector is not shifted at a high level, and an appropriate operation characteristic can be realized even at a lower temperature than ice point. - 特許庁

ＨＢＴを製造するための既存の設備および製造工程を大幅に変更することなく、高信頼性のへテロ接合バイポーラトランジスタ（ＨＢＴ）を提供する。例文帳に追加

To provide a highly reliable heterojunction bipolar transistor (HBT) without severely changing an existing facility for manufacturing an HBT and a manufacturing process. - 特許庁

ソース／ドレイン領域における接合部の耐圧を向上でき、寄生バイポーラトランジスタ特性の影響を低減できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of improving the voltage resistance of a junction part in source/drain regions and capable of reducing the influence of parasitic bipolar transistor characteristics. - 特許庁

これによって、ベース領域のドーピングレベル及び幅を高周波回路に最適の状態で調節することができるので、高利得の高周波回路に適するバイポーラ接合トランジスタを形成することができる。例文帳に追加

As a result, the doping level and width of the base region can be adjusted to a high-frequency circuit in an optical state, thereby making it possible to form the bipolar junction transistor suitable for the high-frequency circuit with high gain. - 特許庁

本願発明は、高コレクタ電流時、高速動作を維持できるＳｉＧｅＣヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。例文帳に追加

To provide an SiGeC heterojunction bipolar transistor in which high-speed operation can be maintained at the time of a high collector current, and to provide a manufacturing method of the SiGeC hetero junction bipolar transistor. - 特許庁

このため、電子の拡散が阻害されないことから、高注入状態においても、高速動作性能を維持できるヘテロ接合バイポーラトランジスタを実現でき、これを用いた回路の高性能化が可能となる。例文帳に追加

Since a diffusion of electrons is not impeded, the heterojunction bipolar transistor capable of maintaining a high-speed operation even under a heavily injected state can be obtained, so that the performance of a circuit employing the transistor can be enhanced. - 特許庁

バイポーラトランジスタのコレクタ領域とベース領域との接合面に、ベース領域に含有させた不純物がコレクタ領域に拡散するのを抑制するための拡散抑制層を設けることとした。例文帳に追加

A diffusion suppression layer for suppressing the diffusion of an impurity contained in a base region in a collector region is provided in the connecting surface of a collector region and the base region of the bipolar transistor. - 特許庁

盛上ったベース上にエミッタ領域まで自己整合的に延びるシリサイドを形成することによって、ベース抵抗が低下した盛上ったベースを備えるヘテロ接合バイポーラ・トランジスタの製作方法を提供すること。例文帳に追加

To provide a method for manufacturing a hetero-junction bipolar transistor having a raised base of which the base resistance is decreased by forming silicide extending to an emitter region in a self-aligning manner on a raised base. - 特許庁

エミッタ層やエッチングストッパ層としてＩｎＧａＰやＩｎＧａＰに類似した材料を用いても電流利得βが低下しないヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a hetero joint bi-polar transistor whose current gain βcan be prevented from being deteriorating even at the time of using material similar to InGaP or InGaP as an emitter layer or an etching stop layer. - 特許庁

オーミックコンタクトを有効に形成し、デバイスの操作特性を向上させる、ｐ型ひずみInGaNベース層を有するGaNへテロ接合バイポーラトランジスタおよびその製造方法を提供する。例文帳に追加

To provide a GaN heterojunction bipolar transistor having a p-type distortion InGaN base layer by which an ohmic contact is effectively formed and operating characteristics of a device are raised, and a method of manufacturing the transistor. - 特許庁

サリサイドオフセット領域の形成により、ベース側の空乏層が十分に広がり、リーク電流や接合耐圧低下の問題を防ぐサリサイド処理を行った縦型バイポーラトランジスタを提供する。例文帳に追加

To provide a vertical bipolar transistor having been subjected to salicide processing through which a base-side depletion layer sufficiently spreads by forming a salicide offset region to prevent problems such as a leakage current and a decrease in junction breakdown voltage. - 特許庁

接合型バイポーラトランジスタ１００は、コレクタ層１３０と、コレクタ層１３０に接合されるベース層１４０と、ベース層１４０に形成されるベース電極１４２と、ベース層１４０に接合されるエミッタ層１５０と、エミッタ層１５０に形成されるエミッタ電極１５２とを有する。例文帳に追加

The junction bipolar transistor 100 includes a collector layer 130, a base layer 140 jointed with the collector layer 130, the base electrodes 142 formed on the base layer 140, an emitter layer 150 jointed with the base layer 140, and an emitter electrode 152 formed on the emitter layer 150. - 特許庁

ＧａＡｓ半導体基板上に構成された少なくとも１つのｐ−ｎ接合を有する半導体装置、たとえばヘテロ接合バイポーラトランジスタ（ＨＢＴ）において、インパクトイオン化のしきい値エネルギーを高くし、それによって、耐圧を高くする。例文帳に追加

To enhance pressure resistance by increasing the threshold energy of impact ionization in a semiconductor device which has at least one p-n junction which is composed on a GaAs semiconductor substrate, for example, a heterojunction bipolar transistor (HBT). - 特許庁

こうした半導体基板１１の表面に、上記ＮＰＮ型バイポーラトランジスタ３０を形成し、そのベース領域（Ｐウェル１４ｂ）のうち、コレクタ領域と接合する接合部に同領域の不純物濃度を局所的に高く設定するかたちでＰ型拡散層１６ｂを形成する。例文帳に追加

The npn bipolar transistor 30 is formed on the surface of the semiconductor substrate 11, and among its base area (P-wel 14b), the p-type diffusion layer 16b is formed on a joint to join with a collector area in such manner that the impurity concentration of the above area is locally elevated. - 特許庁

可変容量素子３０はバイポーラトランジスタにおけるエミッタ層とベース層間のＰＮ接合により形成されるダイオードｂの容量成分と、ベース層とコレクタ層間のＰＮ接合により形成されるダイオードａの容量成分とにより実現される。例文帳に追加

The variable capacitor 30 is realized with a capacitive component of a diode (b) formed by pn junction between an emitter layer and a base layer in a bipolar transistor, and a capacitive component of a diode (a) formed by PN junction between the base layer and its collector layer. - 特許庁

ＢｉＣＭＯＳプロセスと一体化されたポリシリコン−ポリシリコン間キャパシタを形成する方法が、ＣＭＯＳトランジスタのゲート電極の付着の間に、ポリシリコン−ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのＳｉＧｅベース領域の成長の間に、上部ＳｉＧｅプレート電極を形成するステップとを含む。例文帳に追加

The method, which is integrated with a Bi CMOS process and which forms the polysilicon-to-polysilicon capacitor, comprises a step in which the lower-part plate electrode of the capacitor is formed, while the gate electrode of a CMOS transistor is stuck and a step in which an upper-part SiGe plate electrode is formed, while the SiGe base region of a heterojunction bipolar transistor is grown. - 特許庁

ヘテロ接合バイポーラ・トランジスタ（４００）は、エミッタ（２１４）とベース（２０８）の間に、エミッタ及びベースを構成する半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含むグレーディング構造（２５０）を含む。例文帳に追加

The HBT(400), includes the grading structure(250) having the semiconductor material containing at least one element not existing in the semiconductor material constituting the emitter and base between the emitter(214) and base(208). - 特許庁

ヘテロ接合バイポーラトランジスタを製造するに際し、ＧａＡｓからなるベース層４を成長した後、ＡｓＨ_3ガスをフローし、次にＨ_2ガスをフローし、その後にＩｎＧａＰからなるエミッタ層５をエピタキシャル成長することを特徴とする。例文帳に追加

When the hetero-junction bipolar transistor is manufactured, the base layer 4 composed of GaAs is grown, an AsH_3 gas is made to flow, an H_2 gas is made to flow, and an emitter layer 5 composed of InGaP is epitaxial-grown. - 特許庁

本発明によれば、基板上に形成されたコレクタと、コレクタ上に形成されたベースと、ベース上に形成されたエミッタと、コレクタとベースの間のトンネリング抑制層を含む、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が得られる。例文帳に追加

The hetero-junction bipolar transistor (HBT) comprising a collector formed on a substrate, a base formed on the collector, an emitter formed on the base and a tunneling suppression layer between the collector and the base is obtained. - 特許庁

コレクタ層（１２）、ベース層（１３）及びエミッタ層（１４）を有するヘテロ接合バイポーラトランジスタにおいて、金を含むエミッタ電極（１９）とベース層（１３）との間に、ＩｎＰ又はＩｎＧａＰのＡｕ拡散防止層（２０）を備える。例文帳に追加

In a heterojunction bipolar transistor having a collector layer (12), a base layer (13), and an emitter layer (14), an Au diffusion preventing layer (20) of InP or InGaP is formed between an emitter electrode (19) including gold and the base layer (13). - 特許庁

能動フィルタとして形成されたケーブル等化器２０であって、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）技術により製作し易く、従ってモノリシック集積回路として相当容易に製作することができ、パワー及びチップ面積の公称量のみを消費するケーブル等化器２０が提供される。例文帳に追加

A cable equalizer 20 formed as an active filter can be easily produced by heterojunction bipolar transistor(HBT) techniques, accordingly, can be extremely easily produced as a monolythic integrated circuit and consumes the nomical quantity of power and chip size. - 特許庁

半導体装置１において、化合物半導体素子２のヘテロ接合バイポーラトランジスタ２０のエミッタ領域２６上にエミッタ電極３１が配設され、エミッタ電極３１には層間絶縁膜４０の開口部４１Ａを通してエミッタ主電極端子４２Ａが接続されている。例文帳に追加

In the semiconductor device 1, an emitter electrode 31 is arranged on an emitter region 26 of a heterojunction bipolar transistor 20 of a compound semiconductor element 2, and an emitter main electrode terminal 42A is connected to the emitter electrode 31 through an opening 41A of an interlayer dielectric 40. - 特許庁

コレクタコンタクト層及びコレクタ層の結晶欠陥を減少させてベータを増加させると共に、信頼性を向上させてＨＢＴの寿命を延ばすことができるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを提供する。例文帳に追加

To provide an epitomical wafer for a hetero junction bipolar transitory for prolonged service life of HBT by reducing the crystal defect of a collector contact layer and a contact layer cow sing beta to increase and reliability. - 特許庁

ＭＯＳＦＥＴと、トンネル接合を有するトンネルバイポーラトランジスタを組み合わせることにより、低電圧であっても、ゲート電位変化に対してドレイン電流が急峻な変化（Ｓ値が６０ｍＶ／桁よりも小さい）を示す半導体素子を構成する。例文帳に追加

The semiconductor element is provided in which drain current indicates steep fluctuation (an S value is less than 60 mV/order) with respect to gate potential fluctuation though in low voltage by combining a MOSFET with a tunnel bipolar transistor having tunnel junctions. - 特許庁

フォトダイオードの光吸収層に注入されたドーパントの拡散および光吸収層表面の劣化を防止でき、高周波特性および高信頼性に優れたヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法を提供する。例文帳に追加

To provide a method for manufacturing hetero-junction bipolar transistor integration light receiving circuit which prevents diffusion of dopant injected in a light absorption layer of a photodiode and deterioration of a light absorption layer surface, and is excellent in high frequency characteristic and high reliability. - 特許庁

本発明のヘテロ接合バイポーラトランジスタの製造方法では、まず、基板１の上に、コレクタコンタクト層２、コレクタ層３、ベース層４、ベース保護層５、エミッタ層６およびエミッタコンタクト層７、ＷＳｉ層８を順次形成する。例文帳に追加

The manufacturing method of a heterojunction bipolar transistor first forms a collector contact layer 2; a collector layer 3; a base layer 4; a base protective layer 5; an emitter layer 6; an emitter contact layer 7; and a WSi layer 8 formed sequentially on a substrate 1. - 特許庁

接合分離技術を用いてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。例文帳に追加

To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology. - 特許庁