「バイポーラ接合トランジスタ」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

出力用トランジスタとしてヘテロ接合バイポーラ・トランジスタを用いたＲＦモジュールのような半導体集積回路において、出力端子に高電圧が印加されたりインピーダンスが急に変化したとしても出力用トランジスタのエミッタ・コレクタ間の接合が破壊されるのを防止できるようにする。例文帳に追加

To protect a junction between the emitter and collector of an output transistor against damage even if a high voltage is applied to an output terminal or an integrated circuit changes abruptly in impedance in a semiconductor integrated circuit such as an RF module where hetero-junction bipolar transistors are used as output transistors. - 特許庁

周辺ベース領域(27)と第１のベース領域(16)との間に形成されるＰＮ接合により、絶縁ゲート型バイポーラトランジスタのエミッタ電極(22)とコレクタ電極(23)との間にＰＮ接合ダイオードを形成する。例文帳に追加

A PN junction diode between an emitter electrode (22) and a collector electrode (23) of the insulated gate bipolar transistor is built through a PN junction formed between the peripheral base region (27) and the first base region (16). - 特許庁

このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。例文帳に追加

Due to such a structure, a base-collector junction capacitance C_BC and a base-emitter junction capacitance C_BE are significantly reduced, and the high frequency characteristics of the bipolar transistor can be improved. - 特許庁

SiGe混晶層をベースに用いたバイポーラトランジスタにおいて、ベース層に隣接するエミッタ-ベース接合領域とベース−コレクタ接合領域のGe組成を、ベース層のGe組成よりも高くした構造。例文帳に追加

In a bipolar transistor using an SiGe mixed crystal layer as a base, the Ge compsns. of an emitter-base junction region and base-collector junction region which is adjacent the base layer are made higher than the Ge compsn. of the base layer. - 特許庁

本発明によって提供されるヘテロバイポーラトランジスタ（１００）は、コレクタ（１０４）と、エミッタ（１１４）と、そしてコレクタ（１０４）及びエミッタ（１１４）間に位置するベース（１１０）とを含むヘテロ接合バイポーラトランジスタ（１００）であって、ベース（１１０）が４９ｎｍ未満の厚さを持つガリウム砒素アンチモン（ＧａＡｓＳｂ）層を含む。例文帳に追加

This heterojunction bipolar transistor (100) is a heterojunction bipolar transistor (100), containing a collector (104), an emitter (114) and a base (110), positioned between the collector (104) and the emitter (114), and the base (110) contains a gallium arsenide antimony (GaAsSb) layer having a thickness of less than 49 nm. - 特許庁

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。例文帳に追加

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer, when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer; and as a result to provide the semiconductor epitaxial wafer realizing high characteristics. - 特許庁

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。例文帳に追加

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer, and as a result to provide the semiconductor epitaxial wafer realizing high characteristics. - 特許庁

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。例文帳に追加

To provide a semiconductor epitaxial wafer for realizing improved characteristics by preventing a highly conductive part (conductive layer) from being formed in a buffer layer due to the mixture of conductive impurities in the epitaxial layer, when manufacturing an electronic device, such as a field effect transistor and a hetero junction bipolar transistor including a high electron mobility transistor, on the semiconductor epitaxial wafer. - 特許庁

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。例文帳に追加

To provide a semiconductor epitaxial wafer used suitably in case of preventing a part (conductive layer) from being formed in high conductivity into a buffer layer by mixing a conductive dopant into an epitaxial layer, and, as a result, realizing to produce, a field effect transistor with high property (FET, HEMT, etc.). - 特許庁

ドープされたシリコンのエミッタまたはコレクタ領域、シリコン−ゲルマニウムを含むベース領域、およびスペーサを含むヘテロ接合型バイポーラトランジスタを提供すること。例文帳に追加

To provide a heterojunction bipolar transistor that includes: an emitter region or a collector region of doped silicon; a base region containing silicon- germanium; and a spacer. - 特許庁

ベリリウム原子がベースからエミッタへと拡散する問題を防ぐことによって信頼性の改善されたヘテロ接合バイポーラトランジスタおよびその形成方法を提供する。例文帳に追加

To provide a heterojunction bipolar transistor where the reliability is improved by preventing such a problem that beryllium atoms diffuse from a base to an emitter, and its formation method. - 特許庁

エミッタメサを有するヘテロ接合型バイポーラトランジスタにおいて、ベース−コレクタ間の寄生容量Ｃｂｃを低減させ、最大発振周波数ｆｍａｘを向上させること。例文帳に追加

To improve the maximum oscillation frequency fmax by reducing the parasitic capacity Cbc between a base and collector in the hetero-junction bipolar transistor having a mesa of emitter. - 特許庁

ベース電極抵抗を低減することができると共に、ベース電極に通流することができる許容電流を高めることができるヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。例文帳に追加

To provide a heterojunction bipolar transistor which can decrease base current resistance and enhance allowable current which can be made to pass through a base electrode, and its manufacturing method. - 特許庁

モノリシックに集積回路化されて高周波信号を増幅する差動増幅器を構成するに好適なヘテロ接合型バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor suitable for being integrated monolithically to constitute a differential amplifier for amplifying a high frequency signal. - 特許庁

低抵抗の窒化物半導体構造を実現させること、及び、その窒化物半導体構造をベース層として用いて、電流利得が高いヘテロ接合バイポーラトランジスタを構成すること。例文帳に追加

To realize a low-resistance nitride semiconductor structure, and to constitute a heterojunction bipolar transistor high in current gain, using the nitride semiconductor structure as a base layer. - 特許庁

アスペクト比の高いサブミクロンサイズのエミッタ電極パタンを線幅制御性良く形成することを可能とするヘテロ接合バイポーラトランジスタの製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a heterojunction bipolar transistor in which an emitter electrode pattern of submicron size with a high aspect ratio can be formed with good line width controllability. - 特許庁

エミッタメサ１２をもつ化合物半導体ヘテロ接合バイポーラトランジスタのエミッタを、ベース層４上に第１エミッタ層５、エミッタエッチング停止層６、第２エミッタ層７を順次堆積して形成する。例文帳に追加

The emitter of a compound semiconductor heterojunction bipolar transistor having an emitter mesa 12 is formed by sequentially stacking a first emitter layer 5, an emitter etching stopper layer 6, and a second emitter layer 7 on a base layer 4. - 特許庁

ＩｎＰ基板１１上に形成されたヘテロ接合バイポーラ・トランジスタを構成する半導体層中にＧａＡｓＮＳｂからなるベース層１５が含まれてなることを特徴とする。例文帳に追加

A base layer 15 of the GaAsNSb is included in a semiconductor layer constituting the heterojunction bipolar transistor formed on an InP substrate 11. - 特許庁

Ａｕのエピタキシャル層への拡散を効果的に抑制して、長期間にわたり高い信頼性を維持できるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor capable of maintaining high reliability over a long term by effectively suppressing the diffusion of Au to an epitaxial layer. - 特許庁

製造時間を短縮しつつ、優秀性能製品を提供し、且つヘテロ接合バイポーラートランジスターの不純物（水素イオン濃度）の制御力を改善する。例文帳に追加

To reduce a production period of time while providing a superior performance product, and also to improve a control power of impurities (hydrogen ion density) of a hetero junction bipolar transistor. - 特許庁

第Ｖ族のＰ元素を含むエミッタ層のエッチング不良を解消し、所望の通りの特性を有するヘテロ接合バイポーラトランジスタを安定して製造する。例文帳に追加

To stably manufacture a hetero junction bipolar transistor having characteristics as desired by eliminating the etching fault of an emitter layer containing a group V P element. - 特許庁

ベース層表面におけるカーボンの析出を防止すると共に、ベース層におけるコンタクト抵抗を低減させた半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a semiconductor epitaxial wafer and a heterojunction bipolar transistor, where the deposition of carbon in a base layer surface is prevented and contact resistance is reduced in the base layer. - 特許庁

本発明に係るバイポーラ接合トランジスタでは、第１の導電型のエピタキシャル炭化ケイ素保護層が、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。例文帳に追加

In this bipolar junction transistor, an epitaxial silicon carbide passivation layer 350 of the first conductivity type is provided on at least a portion of the epitaxial silicon carbide base layer 320 outside the silicon carbide emitter mesa. - 特許庁

これにより、Ａｕのエピタキシャル層への拡散を効果的に抑制して、長期間にわたり高い信頼性を維持できるヘテロ接合バイポーラトランジスタを実現することができる。例文帳に追加

Thus, it can effectively suppress the diffusion of Au to an epitaxial layer, and to obtain a heterojunction bipolar transistor capable of maintaining high reliability over a long term. - 特許庁

デバイスの信頼度が高く、コレクタ注入効率を低下させずに、オフセット電圧を低減することができるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor, where reliability of the device is improved and offset voltage can be reduced without lowering the collector injection efficiency. - 特許庁

ヘテロ接合バイポーラトランジスタの第２エミッタ開口部１５ｂ内において半導体基板１の異種結晶成長面を露出させた後、還元性ガス雰囲気中においてプレ加熱処理を施して水分を充分に除去する。例文帳に追加

After the hetero epitaxial growth surface of a semiconductor substrate 1 is exposed in a second emitter opening 15b of the heterojunction bipolar transistor, preheat treatment is applied in a reducing gas atmosphere to remove moisture sufficiently. - 特許庁

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）と抵抗体、キャパシタを同一基板上に設置したモノリシックマイクロ波集積回路の製造方法において、プロセスの簡略化を図る。例文帳に追加

To simplify process in a method for manufacturing a monolithic microwave integrated circuit, in which a heterojunction bipolar transistor(HBT) and a resistor and a capacity are set on the same substrate. - 特許庁

キャリアのベース走行時間の短縮とベース抵抗の抑制とを実現し、しかも素子特性や信頼性を低下させることなく、低コストで製造することができるヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor that can be manufactured at low costs by reducing the base run time of a carrier and reducing base resistance without reducing the element characteristics and reliability. - 特許庁

高精度のアライメントやエッチング制御を用いることなく、ヘテロ接合バイポーラトランジスタＨＢＴにおいて、ベース抵抗を低減しつつ、エミッタおよびベースの金属コンタクトを製作する。例文帳に追加

To produce a metal contact of an emitter and a base reducing a base resistance without using a high-precision alignment or etching control in a hetero-junction bipolar transistor HBT. - 特許庁

高電流密度での動作時でも電流がブロックされずに高速で動作するコレクタ耐圧の高いヘテロ接合バイポーラトランジスタを提供すること。例文帳に追加

To provide a heterojunction bipolar transistor having high collector dielectric strength that operates high seed without blocking an electric current even for the operation at a high current density. - 特許庁

ＣＭＯＳ工程に統合されることができる本発明のバイポーラ接合トランジスタ形成方法は、ＣＭＯＳ工程でマスク工程及びイオン注入工程を追加することによってベース領域を形成する。例文帳に追加

The forming method of the bipolar junction transistor capable of being integrated with a CMOS process of this invention forms a base region by adding a mask process and ion implantation process to the CMOS process. - 特許庁

双方向のヘテロ接合型バイポーラトランジスタをスイッチング素子としてスイッチ回路を構成することにより、単位面積あたりの駆動能力が高く小型化が可能な高周波集積回路を構成する。例文帳に追加

To constitute a high-frequency integrated circuit which can be miniaturized with high drive capability per unit area by a method, wherein a switch circuit is constituted of bidirectional heterojunction-type bipolar transistors as a switching element. - 特許庁

ヘテロ接合バイポーラトランジスタの素子サイズを縮小化し、素子内部で発生した熱を効率良く取り除くことができる半導体装置を提供することを目的とする。例文帳に追加

To provide a semiconductor device capable of reducing the element size of a hetero-junction bipolar transistor and eliminating efficiently heat generated inside an element. - 特許庁

プローブを接触させた際の半導体層の歪みや転位の発生を防止できる新規な特性評価用ヘテロ接合バイポーラトランジスタの提供。例文帳に追加

To provide a heterojunction bipolar transistor for characteristic evaluation which can prevent the generation of distortion or dislocation of a semiconductor layer when it is brought into contact with a probe. - 特許庁

ドライエッチングによりメサ形成を行ったＨＢＴにおいて、エアブリッジなどの特別な配線形成工程を必要とせず、良好な特性を示す構造のヘテロ接合バイポーラトランジスタを提供する。例文帳に追加

To provide a heterojunction bipolar transistor having a structure showing a good property without requiring any special wiring formation process such as an air bridge or the like in an HBT in which a mesa formation is performed by a dry etching. - 特許庁

再結合電流発生の抑制が可能である，ナローバンドギャップ特性を有するヘテロ接合型バイポーラトランジスタおよびその製造方法を提供する。例文帳に追加

To provide a heterojunction bipolar transistor having narrow band gap characteristics capable of suppressing recombination current generation, and to provide a manufacturing method. - 特許庁

本発明は、ヘテロ接合バイポーラトランジスタにおいて、高いデバイス特性を維持しつつ、しかも高信頼性動作が可能なデバイス構造と製造方法を提供することを目的とする。例文帳に追加

To provide a device structure of a heterojunction bipolar transistor and a manufacturing method thereof which is capable of operating with high reliability and high device characteristics. - 特許庁

ヘテロ接合バイポーラトランジスタにおいて、コレクタ層４とベース層５との間にＩｎＧａＰ層１０を有するので、ヘテロ障壁がコレクタ層４とベース層５との間に形成されてオフセット電圧が低下する。例文帳に追加

In the hetero junction bipolar transistor, an InGaP layer 10 is provided between a collector layer 4 and a base layer 5, so that a hetero barrier is formed between the collector layer 4 and the base layer 5 to reduce the offset voltage. - 特許庁

ヘテロ接合バイポーラトランジスタ１００は、基板１上に順次に積層されたコレクタ層２、３、ベース層４、エミッタ層５およびエミッタコンタクトメサ６を有する。例文帳に追加

The hetero-junction bipolar transistor 100 is provided with collector layers 2, 3, a base layer 4, an emitter layer 5 and an emitter contact mesa 6 which are laminated in this order on a substrate 1. - 特許庁

本発明は、上述の点に鑑み、断面Ｔ字型エミッタ電極の微細化を可能にし、且つ高精度の製造を可能にしたヘテロ接合バイポーラトランジスタ及びその製造方法を提供するものである。例文帳に追加

To provide a heterojunction bipolar transistor in which an emitter electrode having a T-shaped cross-section can be micromachined while being ensured in high precision manufacturing, and to provide its fabrication process. - 特許庁

また、従来のヘテロ接合バイポーラトランジスタに用いられていたＧａＩｎＮＡｓやＧａＡｓＳｂと異なり、ベース層１が単元素の結晶であるため、組成制御の必要がなく結晶製造プロセスが容易である。例文帳に追加

Further, unlike GaInNAs and GaAsSb, which have been used in a conventional heterojunction bipolar transistor, the base layer is a single element crystal, so that composition control is not required and a crystal manufacturing process is easy. - 特許庁

ヘテロ接合バイポーラ・トランジスタに関し、ベース層の材料として、アクセプタが充分に機能できるＧａＡｓＳｂを用い、しかも、余分なベース・エミッタ間電圧Ｖ_beを必要としないＨＢＴを実現しようとする。例文帳に追加

To obtain a heterojunction bipolar transistor using GaAsSb where an acceptor can function sufficiently as the material of a base layer and attaining a HBT requiring no excess base-emitter voltage V_be. - 特許庁

ヘテロ接合バイポーラトランジスタのサブコレクタ層から半絶縁性基板への電荷の流入を抑制することにより、基板リーク電流を低減する。例文帳に追加

To reduce a substrate leakage current by suppressing the inflow of electric charge from a sub-collector layer of a hetero-junction bipolar transistor to a half-insulating substrate. - 特許庁

ラテラルバイポーラトランジスタのエミッタ・ベースが高濃度どうしの接合となることによって発生するエミッタ・ベース間のトンネルリークを抑える。例文帳に追加

To suppress tunnel leak between emitter and bases of a lateral bipolar transistor, which is due to junction between high concentration emitter and bases. - 特許庁

ＮＰＮ型バイポーラトランジスタの外部ベース３６にＮ^+ポリシリコンを用いることにより、内部ベース３８との間にトンネル接合２４を形成する。例文帳に追加

The outer base 36 of an npn bipolar transistor uses n^+-polysilicon to form a tunnel junction 24 with its inner base 38. - 特許庁