「回路パッケージング」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

パッケージングされた回路は、リードフレーム、集積回路チップ、及び封止材層を有する。例文帳に追加

The packaged circuit has a lead frame, an integrated circuit chip, and an encapsulating layer. - 特許庁

軟式電気回路基板を有するチップパッケージング基板及びその製造方法例文帳に追加

CHIP PACKAGING SUBSTRATE HAVING SOFT ELECTRIC CIRCUIT BOARD AND ITS MANUFACTURING METHOD - 特許庁

パッケージングした集積回路の改良した静電放電保護技術を提供する。例文帳に追加

To provide electrostatic discharge protection technology improving a packaged integrated circuit. - 特許庁

本発明は、駆動集積回路をパッケージングするための表示装置用基板に関する。例文帳に追加

To provide a substrate for a display apparatus for packaging a drive integrated circuit. - 特許庁

少なくとも１つの電気構成部品または光電気構成部品３、１３が、パッケージング２、１２中に構成され、端末リード線４、１４は、回路または各回路３、１３の接続ために、パッケージング２、１２から突出している。例文帳に追加

At least one electric or opto-electric component 3, 13 are arranged in packaging 2, 12 and terminal leads 4, 14 are protruding from the packaging 2, 12 for connection of the circuit or each circuit 3, 13. - 特許庁

半導体集積回路をパッケージングすることにおいて、回路装置の集積度を向上するためにランドグリッドアレイモジュールを提供する。例文帳に追加

To provide a land grid array module for improving the degree of integration of a circuit device by packaging a semiconductor integrated circuit. - 特許庁

種々の半導体装置、回路素子、及び電子回路を組み込んで、３次元パッケージングした半導体装置を提供する。例文帳に追加

To obtain a semiconductor device three-dimensionally packaged by building various types of semiconductor devices, circuit elements and electronic circuits in a package. - 特許庁

この集積回路パッケージはダイの亀裂などの損傷を防止し、さらには、そのパッケージングされた集積回路部分の動作寿命を延ばす。例文帳に追加

Damage such as cracks of the die is prevented in the integrated-circuit die, and the operation lifetime of the packaged integrated circuit section is lengthened. - 特許庁

不揮発性レジスタにより特性が調整されるアナログ回路の回路特性を、パッケージングにより変化することを抑制する。例文帳に追加

To control that a circuit characteristic of an analog circuit whose characteristic is adjusted by a non-volatile resistor changes by packaging. - 特許庁

高い回路密度であり、薄いパッケージ体積であるパッケージユニットを製作できるセミコンダクターのパッケージング方法を提供する。例文帳に追加

To provide a packaging method of a semiconductor that can manufacture a package unit having high circuit density and thin package volume. - 特許庁

システムインパッケージデバイスを確実かつ経済的に生産する集積回路パッケージングシステム（９００）を提供する。例文帳に追加

To provide an integrated circuit packaging system (900), in which a system-in-package device is produced surely and economically. - 特許庁

集積回路が形成された半導体領域の薄化に伴うチップ化又はパッケージングの困難性を緩和する。例文帳に追加

To reduce difficulties in cutting a semiconductor region into chips or packaging it accompanying the reduction in thickness of the semiconductor region wherein an integrated circuit is formed. - 特許庁

回路素子１１０が実装された基板１００、基板上部の表面上のポート１２０、基板上で回路素子の一端子１４０，１５０及びポート１２０と電気的に接続されたシーリングライン１３０、シーリングライン１３０を通して基板１００と接合され回路素子をパッケージングするパッケージング基板１６０を含む。例文帳に追加

A packaging chip comprises a substrate 100, on which a circuit element 110 is mounted; a port 120 formed on the top surface of the substrate; a sealing line 130 that is electrically connected to terminals 140 and 150 of the circuit element and to the port 120 on the substrate; and a packaging substrate 160, that is bonded to the substrate 100 through the sealing line 130 and packages the circuit element. - 特許庁

トリミング電圧を設定するためにヒューズを使用するような、集積回路のパッケージング後にトリミングを行うタイプのトリミング回路の提供。例文帳に追加

To provide such a trimming circuit of a type performing a trimming after packaging an integrated circuit as using a fuse to set a trimming voltage. - 特許庁

差動信号伝送を行う高速集積回路において、差動信号間で発生する対結合を防止する高速集積回路用のパッケージングを提供する。例文帳に追加

To provide packaging for a high-speed integrated circuit for preventing pair coupling generated between differential signals in a high-speed integrated circuit for performing differential signal transmission. - 特許庁

パッケージングした集積回路において、指紋センサー集積回路ダイ１０４が装着されるリードフレーム１０８の一部によって静電放電保護が与えられる。例文帳に追加

In the packaged integrated circuit, electrostatic discharge protection is given by a part of a lead frame mounting a finger printing sensor integrated circuit die 104. - 特許庁

少なくとも部分的に露出されている集積回路ダイ表面を包含する集積回路（ＩＣ）装置のパッケージングを改良する技術を提供する。例文帳に追加

To provide a technology for improving a packaging of an integrated circuit including the integrated circuit die surface exposed partially at least. - 特許庁

電子用途（多層フレキシブル回路、リジッド−フレックス回路、チップスケールパッケージングなど）に適当な低温（約２２５℃未満）ポリイミドベースの接着剤組成物の提供。例文帳に追加

To provide a low-temperature (lower than about 225°C) polyimide-based adhesive composition suitable for electronic applications (multilayered flexible circuits, rigid-flex circuits, and chip scale packagings). - 特許庁

パッケージング後にもリペアアドレスの変更及び新規格納を可能にし、レーザーカットの過程を不要にするリダンダンシデータ格納回路、リダンダンシデータ制御方法、及びリペア判断回路を提供すること。例文帳に追加

To provide: a redundancy data storage circuit, of which the change and a new storage of repair address are allowed also after packaging and a laser cut process is not necessary; the redundancy data control method; and a repair determination circuit. - 特許庁

ＬＥＤチップ２３は導熱座２２の上に配置され、導熱座２２は金属ハウジング１２の表面に配置され、パッケージングユニット２４はＬＥＤチップ２３を被覆し、二つの導電片２５はＬＥＤチップ２３に電気的に接続され、かつパッケージングユニット２４から露出して回路板１９に電気的に接続される。例文帳に追加

The packaging unit 24 covers the LED chip 23, the two conductive pieces 25 are connected electrically with the LED chip 23 and connected electrically with the circuit board 19 while being exposed from the packaging unit 24. - 特許庁

生産性に優れ、電磁シールドが可能で、わずかなデッドスペースで、振動子及び回路をパッケージングできる構造の圧電振動ジャイロ及びその製造方法を提供すること。例文帳に追加

To provide a piezoelectric oscillation gyro excellent in productivity, allowing electromagnetic shielding, and having structure capable of packing an oscillator and a circuit into a package with a slight dead space, and a manufacturing method therefor. - 特許庁

電子的な素子とVCSELアレイモジュールとの間の配線は、標準的な集積回路パッケージング技術及び可撓性コネクタ518を使用して達成される。例文帳に追加

Wiring between the electronic element and the VCSEL array module is accomplished by using a standard integrated circuit packaging technology and a flexible connector 518. - 特許庁

差動信号伝送を行う高速パッケージにおいて、隣接した差動信号の間で発生する対結合を防止した高速集積回路用のパッケージングを提供する。例文帳に追加

To provide packaging for a high-speed integrated circuit for preventing pair coupling generated between differential signals in a high-speed integrated circuit for performing differential signal transmission. - 特許庁

こうすることで、パッケージング後における半導体メモリのテスト動作を、特殊な入力ピンや高電圧検知回路を用いることなしに実行できるようになる。例文帳に追加

Thereby, test operation after packaging can be performed without using a specific input pin and a high voltage detecting circuit. - 特許庁

高容量の半導体チップのパッケージングに適用されて高い信頼性を確保することができる印刷回路基板、半導体パッケージとこれを利用したカード及び電子システムを提供する。例文帳に追加

To provide a printed circuit board capable of securing high reliability by being applied to a packaging of a high capacity semiconductor chip, a semiconductor package, and a card and an electronic system using the semiconductor package. - 特許庁

低ストレスで薄膜の、半導体装置のパッケージングに使用される重合体材料及びパシベーション膜層内の増強された接着性を持つ、保護被膜を有する集積回路を提供する。例文帳に追加

To provide an integrated circuit having a low-stressed thin protective film having a polymer material usable for packaging semiconductor devices and an intensified adhesion in passivation film layers. - 特許庁

体積的に半導体ダイに匹敵して、従来のプリント回路基板組立てプロセスに適合する半導体パッケージングデバイスを得て、高い実装密度により小型化を可能にする。例文帳に追加

To provide a semiconductor packaging device which is equivalent to a semiconductor die in volume and suits conventional printed circuit board process to achieve high-density packaging and size reduction. - 特許庁

従来、パッケージング後のＩＣにおける、アナログインタフェース関連の回路等の検査に用いられていた検査補助装置（ＢＯＳＴユニット）を半導体ウェハ２０内に組み込む。例文帳に追加

An inspection auxiliary device (BOST unit) used hitherto for inspection of an analog interface-related circuit or the like in an IC after packaging is integrated into this semiconductor wafer 20. - 特許庁

このようなシステムは、プリント回路板（10）及びマルチチップモジュールのような従来のモジュラーパッケージング技術よりも低コストの改良されたテスト／修理性能、及び大きな密度を与える。例文帳に追加

Such a system provides a lower cost, more improved testing/repairing performance and larger density than those of conventional modular packaging technologies, such as a printed circuit board (10) and a multi-chip module. - 特許庁

半導体ダイスとワイヤフレームの在庫を削減し、増産並びにコストの低減を図ることができる半導体ダイのパッケージング方法及び半導体集積回路を提供する。例文帳に追加

To increase its productivity and reduce its cost by reducing inventories of semiconductor die and wire frame. - 特許庁

これにより、パッケージング工程以降のモールド応力による抵抗値の変動が少ない高精度抵抗素子が実現でき、高精度なアナログ回路を形成することができる。例文帳に追加

This makes it possible to attain a high-precision resistor having few variations in resistance by a mold stress that occurs in a packaging step or thereafter and therefore, and also makes it possible to form a high-precision analog circuit. - 特許庁

メモリセルを用いてトリムビット信号を生成することにより、半導体メモリ素子のパッケージング以後にも状況に応じてトリムビットを復旧することが可能なトリムビット生成回路を提供する。例文帳に追加

To provide a trim bit generating circuit in which the trim bit can be restored in accordance with the situation even after packaging a semiconductor memory element by generating a trim bit signal using a memory cell. - 特許庁

耐熱のテープ１をベースとし、耐熱のテープ１に回路レイアウトを製作したあと、チップ６と電気接合し、パッケージングを行い、成形する。例文帳に追加

A heat-resistance tape 1 is used as a base, a circuit layout is manufactured in the heat-resistance tape 1, a chip 6 is subjected to electric junction, packaging is made, and formation is carried out. - 特許庁

配線、ウェーハレベルパッケージング、及びプリント回路基板からフォトレジスト、ポリマー、エッチング後残渣、及び酸素アッシング後残渣を除去するための改良された組成物と方法を開示する。例文帳に追加

Improved compositions and processes for removing photoresists, polymers, post-etch residues, and post-oxygen-ashing residues from interconnect, wafer level packaging, and printed circuit board substrates are disclosed. - 特許庁

反りまたはひずみを防止するために、集積回路のパッケージングに用いられるリードフレーム内の狭い金属タイストラップのｚ軸オフセットを可能ならしめる方法および装置を提供する。例文帳に追加

To provide a method and a device for enabling a narrow metal tie strap in a lead frame used for packaging an integrated circuit to be Z-axis offset, so as to prevent warpage or distortion. - 特許庁

本発明は、ＩＣのパッケージングや回路基板への実装に際して発生する応力の影響等をキャンセルし、二次電池の充電制御を高精度に行うことが可能な充電制御装置を提供することを目的とする。例文帳に追加

To provide a charge controller which can perform the charge control of a secondary battery with high accuracy by cancelling the influence, etc., of stress generated in mounting an IC to a package or a circuit board. - 特許庁

印刷回路基板に半導体チップを実装するパッケージング工程中の、あるいは印刷回路基板を電子製品に適用して使用するときの発熱による印刷回路基板の反りを低減できる印刷回路基板及びその製造方法を提供する。例文帳に追加

To provide a printed circuit board capable of reducing the warpage of the printed circuit board due to heat generation in the packaging step of mounting a semiconductor chip to the printed circuit board or in use of the printed circuit board applied to an electronic product, and a method of manufacturing the same. - 特許庁

ウェハ上の単一チップに形成された貫通ビアの不良の可否をテストすることができ、またパッケージングされた半導体集積回路に形成された貫通ビアの不良の可否をテストすることができる半導体集積回路のテスト回路及び方法を提供する。例文帳に追加

To provide a test circuit and method of a semiconductor integrated circuit capable of testing whether a through via formed in a single chip on a wafer is defective, and whether a through via formed in a semiconductor integrated circuit packaged is defective. - 特許庁

溶断ヒューズを用いてビットデータの書き込みを行い、これに基づいて抵抗値を調整することにより、パッケージング後に高精度の電圧設定を実現できる電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置を提供する。例文帳に追加

To provide a voltage setting circuit and a voltage setting method, for performing accurate voltage setting after packaging by writing bit data by use of a fuse and adjusting a resistance value based on this, a secondary battery protection circuit, and a semiconductor integrated circuit device. - 特許庁

ＬＳＩコアとしてのＲＡＭ基板１１Ａ及びＭＰＵ基板１１Ｂとパッケージング後に回路を特定できるＦＰＧＡ基板１２とには、各基板の主面上に、各集積回路に電気的に接続されているパッド５１ａ，５１ｂ，５２ａがそれぞれ形成されている。例文帳に追加

Pads 51a, 51b and 52a which are electrically connected to respective integrated circuits are respectively formed on main surfaces of a RAM substrate 11A and an MPU substrate 11B as an LSI core, and an FPGA substrate 12 that can specify the circuit after packaging. - 特許庁

個別にパッケージングされ且つ特性評価された光モジュール部１と電気回路モジュール２とを最終的に一体化することで、電気回路モジュール部の半導体素子等の発熱が光モジュール部１の光学系に影響することなく、安定した特性を得る。例文帳に追加

By finally integrating an optical module part 1 and an electric circuit module 2 separately packaged and characteristic valuated, the stable characteristic is obtained without that heat generation of a semiconductor element, etc., of the electric circuit module part affects an optical system of the optical module part 1. - 特許庁

集積回路が内部に形成された半導体基板の一部に対して、当該半導体基板より小さいサイズの半導体基板用に設計された製造設備を用いてパッケージング等の後処理を行うことを可能とするウェハー構造体と、その製造方法を提供する。例文帳に追加

To provide a wafer body structure in which post-processing such as packaging can be performed upon a part of a semiconductor substrate with an integrated circuit formed therein, using a manufacturing facility designed for semiconductor substrates whose size is smaller than that of the semiconductor substrate, and a manufacturing method thereof. - 特許庁

本発明は、回路素子の特性ばらつきや、ＩＣのパッケージングに際して発生する応力の影響、或いは負荷の製造ばらつき等をキャンセルして、過電流検出を高精度に行うことが可能なレギュレータを提供することを目的とする。例文帳に追加

To provide a regulator canceling a characteristic difference of circuit elements, influence of stress generated in packaging of an IC, a manufacture difference of loads or the like and capable of accurately detecting an overcurrent. - 特許庁

このＩＧＢＴとその保護を目的とした過電流防止用電流制限回路とが一つの半導体チップ３に形成され、この半導体チップ３とラジオノイズ防止用コンデンサ５とが外部入出力端子４１〜４４を有する一つのパッケージング体４の中に内蔵されている。例文帳に追加

The IGBT and an over-current preventing current limiting circuit are formed into a semiconductor chip 3, and the semiconductor chip 3 and a radio noise preventing capacitor 5 are incorporated in a packaging body 4 having external input/output ends 41 to 44. - 特許庁

マイクロ波集積回路１が搭載されたパッケージングステム２に固着されたキャップ３が、固着部となる外縁部３ａと、外縁部３ａの内側に設けられた凹部３ｂとを有し、凹部３ｂ内に凸状部３ｃが設けられている。例文帳に追加

In a microwave integrated circuit device, a cap 3 fixed to a packaging stem 2 mounted with a microwave integrated circuit 1 has an outer peripheral section 3a which becomes a fixing section and a recess 3b provided inside the outer peripheral section 3a, and a projecting section 3c is provided in the recess 3b. - 特許庁