「論理変換」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

論理プロセッサを物理プロセッサに対応付けてデータ処理を行なう構成において、論理パーティションアドレス（仮想物理アドレス）空間を物理アドレス空間に変換する第１変換テーブルと、仮想アドレス空間を物理アドレス空間に変換する第２変換テーブルとを適用して、テーブルのエントリ設定、および更新処理を実行することで、論理プロセッサと物理プロセッサとの対応関係を変更する。例文帳に追加

In a configuration for performing data processing by associating the logical processor with the physical processor, entry setting for a table and update processing are executed, by applying a first conversion table for converting a logical partition address (virtual physical address) space into a physical address space and a second conversion table for converting the virtual address space into the physical address space, thereby modifying the correspondence between the logical processor and the physical processor. - 特許庁

データ変換・転送システム１０１では、このデータセットに対し、データ変換実行部１１７がデータベース連携情報１１６を参照して、それぞれの連携先に応じてデータ変換を実行して、連携先データベースａ論理モデル１１２等に対応するデータセットを作成する。例文帳に追加

In a data conversion/transfer system 101, a data conversion execution part 117 refers to database cooperation information 116, converts the data in accordance with respective cooperation destination of the data sets, and generates data sets that correspond to a cooperation destination database a logic model 112 and the like. - 特許庁

当該中間データｈ^（ｊ）_ｉの排他的論理和をビット単位でとることにより、変換対象データａ_ｉ，ｊに、ＡＥＳ暗号方式におけるＳｕｂＢｙｔｅｓ、ＳｈｉｆｔＲｏｗｓ及びＭｉｘＣｏｌｕｍｎｓの各変換を施すことで得られる変換後データｄ_ｊを一括して求める。例文帳に追加

By taking the exclusive OR of the intermediate data h^(j)_i bit by bit, after-conversion data d_j obtained by applying each conversion-SubBytes, ShiftRows, and MixColumns in the AES cryptography- to the conversion object data a_i, j are found collectively. - 特許庁

変換データ生成部２０ｂは、第１のデータ及び第１の文字列とテキストマッチングの論理回路とを用いて変換データを生成し、演算結果算出部３０ｂは、変換データに第２のデータ及び第２の文字列を入力して演算結果を算出する。例文帳に追加

A conversion data generation section 20b uses the first data, the first character string, and a logic circuit of text matching to generate conversion data, and an arithmetic result calculation section 30b inputs the second data and the second character string to the conversion data and calculates an arithmetic result. - 特許庁

標本化周波数変換回路では、その変換比率が適用システムにより異なるため、システム毎に高集積度で論理変更が容易なＦＰＧＡが必要とされていたが、ＦＰＧＡを用いることなく標本化周波数変換回路を実現する事を目的する。例文帳に追加

To provide a sampling frequency conversion circuit without using an FPGA(field programmable gate array) though the FPGA of a high integrated degree for facilitating logic change is conventionally required for each system since the conversion ratio is different by an applied system. - 特許庁

被識別装置であるプロセスユニット２では、複写機本体１から出力される識別符号を、符号変換機２５で符号変換機１９と同一の論理により符号変換して応答符号を得、この応答符号を複写機本体１の入力ポートへと返す。例文帳に追加

In a processing unit 2 that is a device to be discriminated, a response code is obtained by performing the code conversion of the discrimination code outputted from the copying machine main body 1 by a code converter 25 by the same logic as the code converter 19, and the response code is returned to the input port of the copying machine main body 1. - 特許庁

第２通信手段２０で受信した給紙ユニットセレクト信号を変換手段２１で入れ替えおよび論理演算処理し、変換手段２１により変換した給紙ユニットセレクト信号を第３通信手段２２で下段の給紙ユニットに送信する。例文帳に追加

In the apparatus, paper feeding unit selection signals received by a 2nd communication means 20 are reshuffled by a conversion means 21, processed by logical operation and paper feeding unit selection signal converted by the converting means 21 is fed to a lower paper feeding unit with a 3rd communication means 22. - 特許庁

従来の電気回路で実現していた各部に対応する機能として光ビット変換回路、光位相／強度変換回路、光位相反転回路、光論理和回路を用いることにより、シンドローム算出および光ビット変換による誤り訂正処理をすべて光のままで行う。例文帳に追加

By using an optical bit conversion circuit, an optical phase/intensity transformation circuit, an optical phase inversion circuit and an optical OR circuit for functions, corresponding to the portions obtained by conventional electric circuits, the error correction processing is executed all on the optical basis with syndrome calculation and optical bit conversion. - 特許庁

本発明は、複数バイトデータを高速にエンディアン変換する高速エンディアン変換方法に関し、変換対象の複数バイトデータのマスクを生成して入れ替え対象のデータをそれぞれ抽出し、抽出したデータをシフトして入れ替え位置を調整して論理演算してエンディアン変換を行い、少ないステップで高速にエンディアン変換を実現することを目的とする。例文帳に追加

To enable fast endian conversion by a small number of steps by generating a mask of a plurality of pieces of byte data of a conversion target, extracting data of a replacement target, shifting extracted pieces of data, adjusting replacement positions, carrying out logical operation, and carrying out endian conversion in regard to a fast endian conversion method for carrying out the fast endian conversion of the plurality of pieces of byte data. - 特許庁

高性能ＬＳＩの設計においては、論理設計段階と物理設計段階で対象となるマクロの切り方が異なる場合があり、論理マクロを物理マクロに人手で変換しなければならなず、人手による作業の繁雑さと不確かさとをなく。例文帳に追加

To eliminate complicatedness and uncertainty of a manual work since ways of cutting macros to be objects are sometimes different between a logical design stage and a physical design state and a logical macro has to be manually converted into a physical macro in designing a high performance LSI. - 特許庁

ＣＰＵ７は、フラッシュメモリ３へのアクセスがライトアクセスのときについては、論理物理変換テーブル用バッファ５内の当該ライトアクセスに係る論理アドレスに対応する物理アドレスと空き物理アドレステーブル用バッファ６内の一の物理アドレスとを交換する。例文帳に追加

When the access to the flash memory 3 is a write access, a CPU 7 exchanges the physical address corresponding to the logical address related with the write access in the buffer 5 for the logical/physical conversion table with one physical address in the buffer 6 for the free physical address table. - 特許庁

アクセス装置はデータの記録に先立ち、上書き処理であるか否かを判定し、上書きであれば新たに未記録の論理アドレス領域を割り当ててデータを記録し、ライトワンス型情報記録装置に対し新旧論理アドレスの変換処理を実施させる。例文帳に追加

The access device decides whether it is the overwriting processing or not before recording the data, newly allocates the unrecorded logical address area to record the data when it the overwriting, and makes the write-once type information recording device execute conversion processing of the old and new logical addresses. - 特許庁

そして，発振制御入力を所望の位置の排他的論理和ゲートに所望のタイミングで入力することにより，排他的論理和ゲートを反転ゲート又は非反転ゲートに変換して，発振回路内に伝播信号波を生成する。例文帳に追加

Then applying the oscillation control input to the exclusive OR gate at a desired position in desired timing converts the exclusive OR gate into an inverting gate or a noninverting gate to produce a propagation signal wave in the oscillation circuits. - 特許庁

アクセス論理は、メモリに記憶されたデータをウェーブレット変換に供給し且つ、メモリからアクセス論理のバッファへ第１の組のラインに記憶されたデータが読み出された後にメモリ内に係数を蓄積するために、メモリからラインバッファ内にデータを読出す。例文帳に追加

The access logic reads data from the memory into line buffers for supplying the data stored in the memory to the wavelet transform and to store coefficients in the memory, such that after the data stored at a first pair of lines are read from the memory, they are accumulated in the buffers of the access logic. - 特許庁

照明器具２は、要求命令を含む伝送信号を受信すると、自機の論理アドレスを複数の返送信号が重複しても少なくとも一つの前記論理アドレスを復元可能なビット列からなる返送信号に変換して送信する。例文帳に追加

The lighting fixture 2, when receiving a transmission signal including a demand command, transmits its own logical address after changing at least one of the logical addresses to a return signal made of a restorable bit string even if a plurality of the return signals overlap. - 特許庁

ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。例文帳に追加

The semiconductor nonvolatile memory sets the minimum management unit in which host side logical addresses are successively arranged, successively writes input data into a buffer, and generate the address conversion information of the logical address of each minimum management unit and the physical address of a nonvolatile memory. - 特許庁

マスタデバイスから送信される、データ送受信の対象となるスレーブデバイスの論理アドレスを、スレーブバスのバス番号とスレーブデバイスの実アドレスに変換して、全てのスレーブバスに対し、マスタデバイスからの論理アドレスの送信と同時に実アドレスデータを送信する。例文帳に追加

A logical address of a slave device that is a target of data transmission/reception transmitted from a master device is converted into a bus number of a slave bus and an actual address of the slave device, and actual address data are transmitted to all slave buses simultaneously with the transmission of the logical address from the master device. - 特許庁

ＤＲＡＭブロック１４の動作クロックは論理回路１１，１２のシステムクロックよりも高い周波数に設定されており、論理回路１１，１２の２０ビット出力Ｄ１，Ｄ２は、６０ビットデータＤＩにシリアル／パラレル変換されてＤＲＡＭブロック１４に書き込まれる。例文帳に追加

The operation clock of the DRAM block 14 is set at a frequency higher than a system clock of the logic circuits 11, 12, and 20-bit output D1, D2 of the logic circuits 11, 12 are serial/parallel-converted to 60-bit data DI, and are written in the DRAM block 14. - 特許庁

アドレス変換部３ａは、プロセッサ１からの論理アドレスに基づいて、論理アドレスの周辺に位置する複数の実アドレスを算出するとともに、画素メモリ２に対して、算出された複数の実アドレスのそれぞれに対応する複数の画素値データの読み出しを指示する。例文帳に追加

The address conversion part 3a calculates a plurality of real addresses positioned on the periphery of a logic address on the basis of the logic address from the processor 1, and instructs reading of a plurality of pieces of pixel value data respectively corresponding to the plurality of calculated real address to the image memory 2. - 特許庁

同様に、アドレス論理物理変換手段３３を使用してライトコマンドの論理アドレスデータからディスクの物理位置を算出し、その位置に対応したディスク転送速度をディスク転送速度算出手段３４で見積もる。例文帳に追加

Similarly, the physical position of a disk is calculated from the logical address data of the write command by using an address logical/physical converting means 33 and a disk transfer speed corresponding to the position is estimated by a disk transfer speed calculating means 34. - 特許庁

論理ボリューム管理部30は、処理部10-aが出力したアドレスからブロックデータを書き込む論理ボリューム35-aのアドレスを割り出し、このアドレスあるいはファイルシステム20からのアドレスを物理アドレスに変換し、ドライブへのデータの書込み、読出しをする。例文帳に追加

A logical volume management part 30 indexes the address of a logical volume 35-a for writing the block data from the address outputted by a processing part 10-a, converts this address or the address from the file system 20 to a physical address and writes/reads data to a drive. - 特許庁

ここで、特定ブロック（物理アドレス０の記憶ブロック）には有効な記憶ブロックの数（図では「５」）が書き込まれており、論理／物理変換テーブルの作成時には、各記憶ブロックに順にアクセスし、読み出した論理アドレスの数が有効ブロック数に達した時点でアクセスを終了する。例文帳に追加

The number of valid storage blocks ("5" in the figure) is written in a specific block (storage block of physical address 0), and at the creation of the logical/physical translation table, each storage block is accessed in sequence and the access is finished when the number of logical addresses read out reaches the number of valid blocks. - 特許庁

ここで、コントローラ１０の制御回路１２は、３つの基準電圧ＶＴＨ１,ＶＴＨ２,ＶＴＨ３を判定値として誘起電圧を判定し、その判定結果を論理信号に変換して論理信号の所定変化によりロータ１５の位相を検出するようになっている。例文帳に追加

The control circuit 12 of the controller 10 is arranged to determine the induced voltage by using three reference voltages VTH1, VTH2, VTH3 as determination values, to convert the determined result into a logic signal, and to detect the phase of the rotor 15 based on a prescribed change in the logic signal. - 特許庁

手段３，手段４はネットリストＢ中の信号名対応に異なる信号名を羅列した信号名対応カードファイルＣにしたがって、ネットリストＢ，論理記述Ａ中の信号名を変換することにより、異なる信号名対応のネットリストＤ１等と、論理記述Ｆ１等を作成する。例文帳に追加

Means 3 and 4 generate net lists DI, etc., corresponding to different signal names, and logical descriptions F1, etc., by converting the signal names in the list B and description A in accordance with a signal name corresponding card file C in which different signal names are arranged correspondingly to the signal names in the list B. - 特許庁

リンク先ＷＥＢサイトでは、論理ＵＲＬによる送信要求を受けた後、実ＵＲＬに変換し、実ＵＲＬに対応したＷＥＢコンテンツを送信要求元に送信すると同時に、論理ＵＲＬ別にアクセス数をカウントする。例文帳に追加

A link destination web site receives a transmission request with a logic URL, subsequently converts the logic URL into a real URL, transmits Web contents corresponding to the real URL to a transmission request source and counts the number of accesses by logic URLs at the same time. - 特許庁

更に、この回路に加えて、個々の論理の正負に応じて論理を統一する回路１１〜１４、ディジタルデータをアナログデータに変換する回路１６、グルーピングしたディジタルデータやアナログデータを表示させる回路１７、或いは、ディジタルデータの順序を入れ替える回路を持たせても良い。例文帳に追加

In addition to this circuit, the controller may be provided with circuits 11 to 14 which standardizes logic according to whether individual logic is plus or minus, a circuit 16 which converts digital data into analog data, a circuit 17 which displays the grouped digital data or analog data, or a circuit which changes the order of the digital data. - 特許庁

印刷パス構築論理が印刷データを元フォーマットから目標フォーマットに変換する印刷パスを確立したのち、印刷パス構築論理は、印刷パスに含まれる各印刷フィルタについて、そのような印刷フィルタが提供する印刷オプションのセットを決定する。例文帳に追加

After print path construction logic has established a print path to convert print data from a source format to a target format, the print path construction logic determines, for each print filter 306, 308, 312 or 318 that is contained in the print path, the set of print options that such a print filter provides. - 特許庁

これらの辞書をメイン・メモリ１２上にメモリ展開し、それを参照して、複数の単語を含む字句を単語に分割し、単語及び単語の組を論理インデックス、そのセット及びフル名称論理インデックスに変換して、対応するＣＩＦコードを導出する。例文帳に追加

Those dictionaries are memory-developed on a main memory 12, and words and phrases including a plurality of words are divided into words by referring to this, and the words and the set of the words are converted into the logical indexes, the set and the full name logical indexes, and the corresponding CIF code is derived. - 特許庁

配信手段１４は、ＤＮＦ標準形に変換された述語論理に含まれる論理積項中の述語を、変更頻度が低い情報によって決定される述語と、変更頻度が高い情報によって決定される述語とに分け、変更頻度が低い情報によって決定される述語の評価を行う。例文帳に追加

A delivery means 14 divides the predicates in an AND term included in the predicate logic converted into the DNF standard form into predicates determined by information whose modification frequency is low and predicates determined by information whose modification frequency is high, and evaluates the predicates determined by the information whose modification frequency is low. - 特許庁

半導体記憶装置内において、読み出し要求で指定可能な論理アドレスの１つから、その論理アドレスを指定して書込まれたデータを格納している少なくとも２つのページの物理アドレスを検知するためのアドレス変換テーブルを備える。例文帳に追加

The semiconductor memory device includes an address conversion table for detecting physical addresses of at least two pages storing data written by designating a logical address from one of logical addresses to be designated by a reading request. - 特許庁

フラッシュメモリ制御部１１は、ホスト機器２からのデータ消去要求がなされた際に、論理物理アドレス変換テーブル１３ａを参照し、消去要求で指定された論理ブロックと対応付けられる物理ブロックアドレスを検出する。例文帳に追加

A flash memory control part 11 refers to a logical physical address conversion table 13a and detects a physical block address associated with a logical block specified by a deletion request when a data deletion request is made from a host device 2. - 特許庁

高速入力処理部５３０が、予め定められる複数の閾値電圧で分割される複数の電圧範囲を定め、外部から入力される多値の論理信号を該電圧範囲ごとに定められた多値の論理信号に対応する複数桁の２進数に変換する。例文帳に追加

A high-speed input processing part 530 defines a plurality of voltage ranges divided by a plurality of threshold voltages defined beforehand and converts a multi-value logic signal input from the outside into a binary number with multiple digits corresponding to the multi-value logic signal defined for each voltage range. - 特許庁

信号レベル変換回路は、基準電圧よりも高い第１電源電圧で動作する第１論理回路に接続される第１端子と、第１電源電圧よりも高い第２電源電圧で動作する第２論理回路に接続される第２端子との間に接続されている。例文帳に追加

The signal level conversion circuit is connected between a first terminal connected to a first logic circuit activated at a first power supply voltage higher than a reference voltage and a second terminal connected to a second logic circuit activated at a second power supply voltage higher than the first power supply voltage. - 特許庁

低速動作論理回路検証時には、レジスタ設定用入力データ（６）として低速テストパターンを入力し低速動作論理回路の速度変換部（１）から出力されたテストパターンを、セレクタ部（２）にて選択し後段の回路へ出力する。例文帳に追加

At the time of verifying a low speed operation logic circuit, a low speed test pattern is inputted as the input data 6 for setting register and a test pattern outputted from the speed converting section 1 of the low speed operation logic circuit is selected at a selector section 2 and delivered to the poststage circuit. - 特許庁

アルゴリズムパターンを発生させる場合には、アドレス・データ発生回路１４で発生したデータ信号Ｄ１と、アドレス信号Ａ１で指定されるアドレスに記憶された変換情報との排他的論理和を排他的論理和回路２８で演算する。例文帳に追加

To generate an algorithm pattern, an exclusive-OR between a data signal D1 generated in an address data generating circuit 14 and conversion information stored in an address designated by an address signal A1, is computed by an exclusive-OR circuit 28. - 特許庁

制御装置１は、アドレス変換テーブル７を利用して、ホストコンピュータ１０により使用されている有効な論理ブロックの論理アドレスを検索し、その有効な論理アドレスに対応する物理アドレスの物理ブロックが含まれる物理ストライプのみをディスクアレイ２から読み込んで、そのストライプを対象とするパリティ処理を行う。例文帳に追加

A controller 1 utilizes an address conversion table 7 to retrieve a logical address of an available logical block being used by a host computer 10 and reads only a physical stripe including the physical block having a physical address corresponding to the retrieved logical address from a disk array 2 and performs parity processing with the stripe as the object. - 特許庁

制御装置１１はアドレス変換テーブルのコピー２２１に従って有効な論理アドレスを検索して、その有効な論理アドレスに対応する物理アドレスのデータブロックが含まれる物理ストライプをディスクアレイ１２から読み込み、その物理ストライプ中の有効な論理アドレスに対応するデータブロックのデータを大容量記憶装置３に書き込む。例文帳に追加

The control device 11 retrieve effective logical addresses according to the copy 221 of the conversion table 132 to read physical stripes including data blocks of physical addresses corresponding to the effective logical addresses from a disk array 12 and writes data of the data blocks corresponding to the effective logical addresses among the physical addresses to a large capacity storage device 3. - 特許庁

ＲＴＬ出力部３は、ＲＴＬ解析パーサ部２から各論理記述毎に渡される信号情報に基づいて、論理記述を下位の階層インスタンスの記述に変換し、その階層インスタンスの記述を出力ＲＴＬ５に書き出すとともに、各階層の論理記述をテンポラリファイル４に書き出す。例文帳に追加

The RTL output part 3 converts the logical description into the description of a low rank hierarchical instance based on the signal information transferred for each logical description from the RTL analysis purser part 2, and writes the description of the hierarchical instance in the output RTL 5, and writes the logical description of each hierarchy in a temporary file 4. - 特許庁

各ピア１１０，１２０・・・は、それぞれ、複数属性のデータを一次元の値に変換し、一次元化した値に対して分布関数を適用して論理識別子を生成し、オーバレイネットワーク上の各ピア１１０，１２０・・・に対する論理識別子の割り当てにもとづいて、生成した論理識別子を管理する他のピアを特定し、特定した他のピアにデータを登録する処理を実行する。例文帳に追加

Each peer 110, 120, ... converts the data having a plurality of attributes into a one-dimensional value, generates a logical identifier by applying a distribution function on the one-dimensional value, specifies the other peer for managing the logical identifier generated based on assignment of logical identifiers for each of peers 110, 120, ... in the overlay network, and registers the data in the other specified peer. - 特許庁

これらの辞書をメイン・メモリ１２上にメモリ展開し、それを参照して、入力される字句の単語を論理インデックスに変換し、その任意の組み合わせの要素の中にＣＩＦコードに対応する論理インデックス・セットが包含されるか判別し、包含される論理インデックス・セットに対応するＣＩＦコードを導出する。例文帳に追加

Those dictionaries are memory-developed on a main memory 12, and the words of input words and phrases are converted into the logical indexes by referring to them, and whether or not the logical index set corresponding to the CIF codes is included in the elements of the arbitrary combination is decided, and the CIF codes corresponding to the included logical index set are derived. - 特許庁

１チップマイコンからなるマイコンシステムにおいて排他的論理和手段１２を備え、その排他的論理和手段１２により、外付メモリ１４との間のアドレス及びデータ線におけるアドレス及びデータ信号を変換する機能を有し、その機能により変換したアドレス及びデータ信号あるいは命令コード信号のみを外付メモリ１４に予め格納しておく。例文帳に追加

A microcomputer system composed of a 1-chip microcomputer is provided with an exclusive-OR means 12, a function for converting the address and data signals in address and data lines with the exterior memory 14 is provided by the exclusive-OR means 12 and the address and data signals converted by the function or only instruction code signals are stored in the exterior memory 14 beforehand. - 特許庁

図１に示す設計支援装置は、設計データを複数のＦＳＭに変換するＦＳＭ変換部と、複数のＦＳＭから装置が動作するために必要な論理構造を生成するＦＳＭデータ探索部と、論理構造から装置の不具合が再現可能な縮小データを出力する縮小データ生成部と、を備えている。例文帳に追加

The design support device shown in Fig. 1 comprises an FSM conversion unit that converts design data to a plurality of FSMs; an FSM data search unit that generates a logical structure required to operate the device from the plurality of FSMs; and a reduced data generation unit that outputs reduced data capable of reproduce the failure of the device from the logical structure. - 特許庁

モータ駆動回路は、入力されるパルス信号が一方の論理レベルの場合は所定の第１電圧を出力し、前記パルス信号が他方の論理レベルの場合は所定の第２電圧を出力する電圧変換回路と、前記電圧変換回路から出力される前記第１及び第２電圧に基づいて、モータコイルの駆動を制御する駆動制御回路と、を備える。例文帳に追加

A motor driving circuit includes a voltage conversion circuit for outputting a predetermined first voltage if an inputted pulse signal has one logic level, and outputting a predetermined second voltage if the input pulse signal has the other logic level; and a driving control circuit for controlling the driving a motor coil on the basis of the first and second voltages to be outputted from the voltage conversion circuit. - 特許庁

映像信号等に重畳された重畳データを読み出す従来の重畳データ読出回路では、入力した重畳データを所定のしきい値で、Ｈ又はＬレベルの論理データに変換し、この論理データを所定のフォーマット（例えばスタートビット、ストップビットを付加したフォーマット）の通信データに変換して受信装置に出力する。例文帳に追加

To prevent an operation of a receiver side from causing a hindrance by outputting communication data to be outputted that are converted into invalid data when the logic of superimposed data has been changed by an external disturbance noise. - 特許庁

画素の並べ替えによる変換と、ディザマトリックスの閾値パターンに応じて必ずしも隣接しない所定のブロック間における排他的論理和演算による変換とを、ブロック毎の情報量に関する値に基づいて適応的に組み合わせた系列変換により行うことで圧縮率が向上する系列変換方法を提供する。例文帳に追加

To provide a sequence conversion method capable of enhancing the compression rate by means of sequence conversion resulting from adaptively combining a conversion by pixel rearrangement and a conversion adopting an exclusive-OR arithmetic operation between prescribed blocks not necessarily adjacent to each other depending on a threshold value pattern of a dither matrix on the basis of a value with respect to an information amount by each block. - 特許庁