「論理変換」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Ｘシフトレジスタ１５１０および論理演算部１５２０は第１高電位側電圧VGG1によって動作する一方、レベルシフト部１５３０は第２高電位側電圧VGG2によって動作し、低電圧サンプリング信号Ｓ１'〜Ｓｎ'を高電圧サンプリング信号Ｓ１〜Ｓｎに変換する。例文帳に追加

The shift register 1510 and the logical operation part 1520 are operated with a first high potential-side voltage VGG1, while a level shift part 1530 is operated with a second high potential-side voltage VGG2, to convert the low voltage sampling signal S1' to Sn' into a high-voltage sampling signal S1 to Sn. - 特許庁

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。例文帳に追加

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only. - 特許庁

サーバ装置及び各デバイスのI/OデータとLAN通信データとの間の変換をサーバ側遠隔制御装置2と遠隔側遠隔制御装置3との内部で行い、サーバ装置の各I/Fと遠隔地の各デバイスとが論理的にサーバ装置のI/O I/Fで接続された状態を実現する。例文帳に追加

Conversion between I/O data of the server device and each device and LAN communication data is performed in the server side remote control device 2 and the remote side remote control device 3, so that a state that the I/F of the server device 1 and the remote device is logically connected through the I/O interface of the server device 1 is obtained. - 特許庁

偏光吸収特性や複数波長応答性、光透過性、光電変換効率分布、側方照射光応答性等様々な特性を付与した高機能な光センサ及びそれを用いた光論理素子並びに電子デバイスを提供することを目的とする。例文帳に追加

To provide a highly functional optical sensor having various characteristics such as polarization and absorption characteristics, responses to multiple wavelengths, optical transmittance, photoelectric conversion efficiency distribution, and side irradiation optical response; and to provide an optical logic device and an electronic device using the optical sensor. - 特許庁

本装置は、以上の論理和演算を、符号化対象となるウェーブレット変換領域内の全データに対して行い、最終的に得られたビット位置データに基づき、各ブロック毎に値が有効とされたビットが含まれるビットプレーンのうちの最上位のビットプレーンを求める。例文帳に追加

The encoder applies the OR arithmetic operation above to all data in a wavelet transform area being an encoding object and obtains a bit plane of a highest position among bit planes including effective bits by each block on the basis of the bit location data finally obtained. - 特許庁

実施形態のメモリシステム２は、不揮発性メモリ６と、ホスト１が指定する論理アドレスと前記不揮発性メモリ上での物理アドレスとの対応を管理単位毎に保持する論物変換テーブルを備えた記憶手段４を備える。例文帳に追加

A memory system 2 of an embodiment includes a nonvolatile memory 6, and storage means 4 having a logical-physical conversion table holding the correspondence between logical addresses specified by a host 1 and physical addresses on the nonvolatile memory in management units. - 特許庁

たとえば、バス調停部９は、２つのフレームバッファの同一ロウアドレス上の連続する所定数の同一のカラムアドレス群で構成される２つのセグメントを表す論理アドレス群を、同一のロウアドレス上における連続する２つのセグメントを表す実アドレス群に変換する。例文帳に追加

For instance, the bus mediation part 9 converts a logical address group for indicating successive two segments constituted of the prescribed number of the same column address groups on the same row address of the two frame buffers into a real address group for indicating successive two segments on the same row address. - 特許庁

浮動小数点結果は、浮動小数点数の整数部を浮動小数点結果のバイアスの掛からない指数として割り当て、浮動小数点数の小数部を浮動小数点結果の小数部に変換するための組み合せ論理ハードウェアを利用することによって提供される。例文帳に追加

A floating number result is formed by assigning an integer part of the floating-point number as an unbiased exponent of the floating-point result, and by utilizing combinational logic hardware for converting a fraction part of the floating point number to the fraction part of the floating point result. - 特許庁

論理回路のタイミング解析結果からタイミング違反をしている経路のタイミングレポートを抽出し、それに対応する経路の始点及び終点を、マルチサイクルパスを検出するためのマルチサイクルパスコマンドの始点及び終点に変換する。例文帳に追加

The multi-cycle path detection device extracts a timing report of route violating timing from a timing analysis result of a logic circuit, and converts starting and ending points of a route corresponding to a route to starting and ending points of a multi-cycle path command to detect a multi-cycle path. - 特許庁

Ｉ２Ｃバスアドレスデコーダ４は、アドレスデコードテーブル３を参照して、マスタデバイス２から送出されるスレーブデバイス１０の論理アドレスを、接続するＩ２Ｃバス１９のバス番号とスレーブデバイス１０の実アドレスとに変換する。例文帳に追加

An IC2 bus address decoder 4 references an address decode table 3 to convert a logic address of a slave device 10 sent from a master device 2 into a bus number of a connected I2C bus 19 and a real address of the slave device 10. - 特許庁

ファイルサーバ１０は、ディスク装置３０の記憶領域を示すアドレス情報であって、上位層が指定する論理アドレスと、ディスクドライバ１３が指定する物理アドレスとを対応付けて記憶する変換テーブル１３ｆを有する。例文帳に追加

A file server 10 has a conversion table 13f associating a logical address which is address information showing a storage area of a disk device 30 and designated by a higher layer with a physical address designated by a disk driver 13, and storing them. - 特許庁

更に変換回路(3、4、5、6、7、8)は、バーンインモードが設定されている間、入力信号（ｉｎｐｕｔ＜５：０＞）に基づいて論理回路動作信号（ｓｔｔ_０＜５：０＞〜ｓｔｔ_７＜５：０＞、Ｔｒｇ＿ｂｉｔ、ＰａｔｔｅｒｎＨｉｔ、Ｄｅｃ＿Ｔｒｇ）を生成する。例文帳に追加

Further, while the burn-in mode is set, the conversion circuits (3, 4, 5, 6, 7, 8) generate logic circuit operation signals (stt0<5:0>-stt7<5:0>, Trg bit, PatternHit, Dec Trg) based on an input signal (input <5:0>). - 特許庁

半導体集積回路内のＲＡＭと、前記ＲＡＭの書き込み及び読み出しを制御する書込／読出制御手段と、前記Ａ／Ｄ変換器のデジタル出力と論理回路の出力のいずれかを選択して前記ＲＡＭへの書き込みデータとする第１選択手段とを備える構成とする。例文帳に追加

There are provided a RAM in the semiconductor integrated circuit, a write/read control means which controls writing/reading with the RAM, and a first selecting means which selects the digital output of the A/D converter or the output of a logic circuit and takes it as a write data into the RAM. - 特許庁

集積回路は、テスト回路と論理回路で構成されており、テスト動作時には、ＣＬＫを停止させＴＩＮ１からＩＮ３、ＩＮ２の入力データの順にシリアルに入力されたデータを、フリップフロップ回路１３，１４によりパラレルに変換しＩＮ３、２の入力に供給する。例文帳に追加

During the test operation of an integrated circuit 10, TIN2, 3 and TOUT2, 3 are not used, TIN1 is connected to IN1 and the input D of an FF circuit 13, and the outputs Q of the FF circuits 13, 14 are connected to TIN2, 3 via selecting circuits 15, 16. - 特許庁

解像度変換処理部２１は、入力画像データに対してバイリニア法による補間処理を行って最大３倍の拡大画像データの画素データを生成し、ＲＰＵ・ＤＭＡチャンネルコントローラ２２の各論理回路ＬＣ０ないしＬＣ２に出力する。例文帳に追加

The resolution conversion processing part 21 applies interpolation processing according to a bilinear method to input image data to generate the pixel data of three-times magnified image data at a maximum, and outputs the pixel data to respective logic circuits LC0-LC2 of the RPU/DMA channel controller 22. - 特許庁

制動回路４のスイッチング素子の制御信号Ｓ４の有無、逆変換回路６のスイッチング素子の制御信号Ｓ５の有無、直流電流検出回路７の検出信号Ｓ２の有無の論理構成で故障を検出する故障検出回路１２を備えた。例文帳に追加

It is equipped with a fault detecting circuit 12 which detects the fault by the logical composition of the existence of the control signal S4 of the switching element of the braking circuit 4, the existence of the control signal S5 of the switching element of an inverting circuit 6, and the existence of the detection signal S2 of a DC current detecting circuit 7. - 特許庁

プリンタ１の画像処理装置３では、ワーク領域Ｗが不足すると、メモリ管理部２０はＳＤＲＡＭ１０に設定していたプログラム領域Ｐを解放し、そこにコピーされていたモジュールＤはＲＯＭ７で実行できるようにＣＰＵの論理アドレスの変換先を変更する。例文帳に追加

In this image processor of printer, when a work area W becomes insufficient, a memory managing part 20 releases a program area P set to an SDRAM 10 and changes the conversion destination of the logical address of a CPU so as to make it possible to execute a module D copied there in an ROM 7. - 特許庁

ＲＰＵ・ＤＭＡチャンネルコントローラ２２の各論理回路ＬＣ０ないしＬＣ２は、当該転送許可信号に応じて解像度変換処理部２１から入力された拡大画像データの画素データをＤＭＡチャンネルＣＨ０ないしＣＨ２に出力する。例文帳に追加

Each of the logic circuits LC0-LC2 of the RPU/DMA channel controller 22 outputs the pixel data of the magnified image data inputted from the resolution conversion processing part 21 to DMA channels CH0-CH2 in accordance with the relevant transfer permission signal. - 特許庁

画面入出力領域と画像データ入出力領域を指定する機能を持ったフレームメモリを各検出器毎に設けて、論理和形の合成器により画像を構成する手段と、合成器の前後にフレームメモリを設けて、局所的な速度変換を行う手段を用いる。例文帳に追加

A frame memory with a function of specifying a screen input/ output area and an image data input/out area is provided for each detector and a means for constructing an image with a logic addition type compositor as well as a means for making a local speed change by installing a frame memory in front of and in the rear of the compositor. - 特許庁

不揮発性メモリ（２）は、そのメモリ領域の物理アドレス毎に空き情報フラグを対応付けた消去テーブル（２０）と、論理アドレス毎にメモリ領域の物理アドレスを対応付けたアドレス変換テーブル（２１）とを有し、空き情報フラグは対応メモリ領域が消去許可か否かを示す。例文帳に追加

A nonvolatile memory (2) has a deletion table (20) in which vacant information flags are associated by every physical address of its memory domain and an address conversion table (21) in which the physical addresses of the memory domain are associated by every logical address and the vacant information flag indicates whether or not deletion of a corresponding memory domain is permitted. - 特許庁

電圧変換回路である能動ノイズ阻止回路１は、電源ラインから論理素子Ｑ１，Ｑ２方向へＤＣ電流のみを供給するように動作し、素子：Ｑ１，Ｑ２側から電源側への高周波電流は阻止するように動作させる。例文帳に追加

The active noise blocking circuit 1 which is a voltage conversion circuit is operated so as to supply only a DC current from a power source line in the direction of the logic elements Q1 and Q2 and is operated so as to block a high frequency current from the side of the elements Q1 and Q2 to a power source side. - 特許庁

制御回路（５）は、消去テーブルの空き情報フラグを参照して書き換えデータを書き込むメモリ領域を決定し、データを書き込んだメモリ領域の物理アドレスと論理アドレスとを対応をアドレス変換テーブルに反映し、消去テーブルの空き情報フラグを更新する。例文帳に追加

A control circuit (5) determines a memory area in which rewritten data are to be written while referring to the empty information flag in the erasure table (20), reflects correspondence between the physical address and the logical address of the memory area in which the data are written to the address conversion table (21) and updates the empty information flag in the erasure table (20). - 特許庁

第３の値の少なくとも一部と、第１の中間値の少なくとも一部とにおいて排他的論理和を実行することにより、鍵変換システムは第２の鍵値の少なくとも第１の部分を生成し、第２の鍵値の少なくとも第２の部分は第２の中間値として生成される。例文帳に追加

By performing exclusive-OR on at least a portion of the third value and at least a portion of the first intermediate value, the key conversion system produces at least the first portion of the second key value, and at least the second portion of the second key value is produced as the second intermediate value. - 特許庁

メモリコントローラ２２は、メモリ部２１の論理アドレスを、メモリブロックを特定する物理アドレスに変換する機能を有し、メモリブロックの書き換えに際して当該メモリブロックと予め登録されたフリーブロックとを置き換える処理を実行する。例文帳に追加

The memory controller 22 has a function for converting the logical address of the memory 21 into a physical address identifying the memory block, and executes processing to replace the memory block with a preregistered free block in rewriting the memory block. - 特許庁

USBケーブルとDCコネクタを備えるUSB機器において、DCコネクタとUSBコネクタとの変換ケーブルを採用し、2本のUSBケーブルに電源電圧が供給された状態を検出し、その論理積をもって、トランジスタ電源スイッチをオンする。例文帳に追加

In a USB apparatus provided with USB cables and a DC connector, a conversion cable between the DC connector and a USB connector is adopted, and the state of supply of a supply voltage to two USB cables is detected, and a transistor power switch is turned on by AND. - 特許庁

このＤＡ２４では、検索に入力された入力条件をビット値に変換し、このビット値とデータベースにおける当該入力条件項目のビット値との論理積が、入力された入力条件のビット値と同じとなれば条件の成立とする条件式を生成する。例文帳に追加

The DA 24 converts the input condition inputted for retrieval, into the bit value and generates a conditional expression for regarding the condition as established if the logical product of this bit value and the bit value of the input condition item concerned in the database is the same as the bit value of the inputted input condition. - 特許庁

コンパレータ制御回路部２１１は、前回の変換でのコンパレータ出力ＯＵＴ１〜ＯＵＴ７を論理処理して第１，第２設定信号ＣＯＮＴ１Ａ等を生成し、一部のコンパレータを動作状態とすると共に、残余のコンパレータを休止状態に保持する。例文帳に追加

A comparator control circuit portion 211 logically proceeds the comparator outputs OUT1-OUT7 in the last conversion, forms the 1st and the 2nd set signal CONT1A etc. and holds a residual comparator to a dormant state, while making some comparators into an active state. - 特許庁

アドレスバススクランブル回路５２は、スクランブル鍵バッファ６１が保持するスクランブル鍵を用いて、CPU３１によりデータの書き込みまたは読み出しが指令された論理アドレスにスクランブルをかけ、実際にメモリ３３にデータを書き込んだり読み込んだりする物理アドレスに変換する。例文帳に追加

An address bus scramble circuit 52 scrambles a logic address to which writing or reading of data is instructed by a CPU 31, and converts it to a physical address for actually writing or reading data to and from a memory 33. - 特許庁

異なる信号電圧で動作する２つの論理回路間でクロックを伝送するクロック伝送回路において、信号電圧変換回路の動作周波数の上限が伝送したいクロックの周波数より低い場合でも伝送可能なクロック伝送回路を提供する。例文帳に追加

To provide a clock transmission circuit capable of performing transmission even when the upper limit of an operation frequency for a signal voltage conversion circuit is lower than the frequency of a clock desired to be transmitted in a clock transmission circuit transmitting a clock between two logical circuits operating with different signal voltages. - 特許庁

出力回路素子２４は、光電変換素子２３の同心の各受光素子ＰＤ毎に設けられたリミッティングアンプ付トランスインピーダンスアンプと、全てのアンプの出力が入力され、いずれかの出力が所定値を超えたときに信号を出力する論理和回路素子とを備える。例文帳に追加

The output circuit element 24 includes a transimpedance amplifier with a limiting amplifier that is provided for each concentric light-receiving element PD of the photoelectric conversion element 23 and an OR circuit element that receives outputs of all the amplifiers and that outputs a signal when any of the outputs has exceeded a specified value. - 特許庁

この光学式エンコーダは、信号処理回路としての減算器１１〜１４と、演算処理部としての加算器２１〜２４と、ＡＤ変換部としてのコンパレータ３１〜３４と、排他的論理和回路４１,４２と、デジタル信号部としての出力回路５１,５２とを備える。例文帳に追加

This optical encoder is equipped with subtractors 11-14 as signal processing circuits, adders 21-24 as operation processing parts, comparators 31-34 as AD conversion parts, exclusive OR circuits 41, 42, and output circuits 51, 52 as digital signal parts. - 特許庁

液晶表示装置で、タイミング制御部は外部から入力されるｎビットの原始画像データをｍビットの第１補正データに補正する論理回路と、ｍビットの第１補正データをｎビットまたはｎビットより小さいビットの第２補正データに変換する多階調化部を含む。例文帳に追加

In the liquid crystal display device, a timing control part includes a logic circuit for correcting n-bit original image data inputted from the outside to m-bit first correction data and a multi-level data making part for converting the m-bit first correction data to second correction data of n or less bits. - 特許庁

旧版及び新版について、ファイル内容解析部１０３によりファイルの内容を解析した後に、アドレス空間変換部１０６で物理的な連続アドレス空間を別の論理アドレス空間にマッピングし、それらの差分を抽出する。例文帳に追加

Regarding the old and new versions, after contents of a file is analyzed by a file content analysis part 103, a physical continuous address space is mapped to another logical address space by an address space conversion part 106 and difference between them is extracted. - 特許庁

アドレス変換部４２は、入力された論理アドレスが、どのベースアドレスに属しているかを判断することにより、その１ワードのデータのビット数を判断し、そのビット数に対応するワード数を主記憶装置から読み出せるように、物理アドレスを決定する。例文帳に追加

An address conversion part 42 judges, which base address an inputted logical address belongs to, to judge the number of the bits of data of its one word and determines a physical address so that the number of words corresponding to the number of the bits can be read out of a main storage device. - 特許庁

補正論理１００，１０２，１０４は、直前の段からアナログ入力信号を受ける回路と、直前の段からデジタル入力信号受けるための回路と、アナログ入力信号を量子化する変換回路と、デジタル入力信号に応じた値を持つ補正信号を生成する補正回路とを含む。例文帳に追加

The correction logics 100, 102, and 104 include a circuit for receiving an analog input signal from a previous stage, a circuit for receiving a digital input signal from a previous stage, a converting circuit for quantizing the analog input signal, and a correcting circuit for generating a correction signal having a value corresponding to the digital input signal. - 特許庁

本発明の近接センサ１は、検知対象物の離接により変化する排他的論理和回路５からの出力信号のパルス幅を、クロック信号と組み合わせることで、ＡＮＤ回路７からの出力信号のパルス数に変換し、その数値によってデジタル的に計測する構成である。例文帳に追加

In a nearness sensor 1, the pulse width of an output signal from an exclusive OR circuit 5 to be changed by separating/approaching of a detection object is converted to a number of pulses in an output signal from an AND circuit 7 by being combined with a clock signal, and digitally measured from that numerical value. - 特許庁

また、板状メモリ１の論理−物理アドレス変換テーブルから必要なデータ部分を読み出して利用すればよいので、このデータは、比較的小容量の内部ＲＡＭに格納してもマイコンの処理能力を低下させない。例文帳に追加

Furthermore, data can be stored in an inner RAM with a smaller storage capacity without degradation of the processing capability of the micro-computer since a required portion of the data can be read from the logical-physical address conversion table of the plate memory 1 and may be used for processing. - 特許庁

この２つの変換画像から画像領域を抽出し、重ね合わせて論理積を取ることで立体物候補領域を抽出し、この立体物候補領域のうち光学中心から放射状に形成される領域に沿って形成されたものを立体物領域として抽出する。例文帳に追加

Image areas are extracted from the two transformed images, superimposed and subjected to AND to extract a 3D object candidate area and a result formed along an area formed radially from an optical center in the 3D object candidate area is extracted as a 3D object area. - 特許庁

主制御部３２は、パーソナルコンピュータ１１に変換アダプタ１２が接続されるとＧＰＵ３１およびバイアス回路４０を制御し、パーソナルコンピュータ１１からＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する処理を実行する。例文帳に追加

The main control section 32 controls the GPU 31 and the bias circuit 40, when the conversion adapter 12 is connected to the personal computer 11, and executes processing for outputting a signal that is in compliance with the standards of HDMI-standard physical and logical layers from the personal computer 11. - 特許庁

その後、別々に作成した入力文字列の受付・解析および処理などＨＴＭＬの出力以外の処理を行うＣＧＩプログラムと上記ＨＴＭＬを変換したサブプログラムとを論理的に一つのプログラムとして生成する。例文帳に追加

Thereafter, a CGI program for carrying out a process other than output of HTML such as reception, analysis and processing of separately created input character strings and a subprogram formed by converting the HTML are created as a logically single program. - 特許庁

このとき、本方法では、すべての送信のそれぞれのビットに対する合成平均ビット信頼性が平均化されるように、変調前に、ビット配置を変換しおよび／または論理ビット値を反転させることによってビットシーケンスを修正する。例文帳に追加

At such a time, a bit sequence is corrected by converting a bit arrangement and/or by inverting a logic bit value before the modulation to average synthetic average bit reliability with respect to respective bits of all transmission. - 特許庁

送信されたパルスまたは交流信号からなる受信信号を直流電力に変換する整流器１１１と、受信信号から所定の復元論理により意味のある信号列（波形３）を復元する復調器１１０とを備えた受信局１０７で構成される。例文帳に追加

The device is constituted of a receiving station 107 provided with a rectifier 111 for converting a reception signal consisting of a transmitted pulse or an AC signal into DC power and with a demodulator 110 for restoring a signal stream (waveform 3) having a meaning by prescribed restoration logic from the reception signal. - 特許庁

上記フラッシュ型ＥＥＰＲＯＭメモリには、イレーズ単位であるブロックより小さく、プログラム単位であるページ以上のライト単位でデータのプログラムを行い、上記強誘電体メモリには、上記ライト単位の論理アドレスと物理アドレスの変換テーブルを記憶する。例文帳に追加

The programming of data is executed by the write units which are less than blocks as erasure units, and not less than pages as program units in the flash type EEPROM memories, and the conversion table of a logical address and a physical address by the write units is stored in the ferroelectric memory. - 特許庁

電圧レベル変換回路は、デジタル論理回路と、第１および第２接続部を有するキャパシタであって、第１および第２接続部のうちの一方がデジタル論理信号へ電気的に結合された、少なくとも１つの高電圧キャパシタと、インバータ対であって、インバータ対のうちの少なくとも１つのインバータの出力が、少なくとも１つの高電圧キャパシタの他方の接続部へ電気的に結合された、たすき掛け結合型インバータ対とを備える。例文帳に追加

A voltage level translator circuit has a digital logic circuit, at least one high-voltage capacitor having a first and second connections, in which one of the first and second connections is electrically coupled to the digital logic signal, and a cross-coupled inverter pair in which, the output of at least one inverter of the pair is electrically coupled to the other connection of the at least one high-voltage capacitor. - 特許庁

セキュア・デジタル（ＳＤ）コマンド内の論理アドレスに基づいて、保存ユニット又はベースバンド処理ユニットにデータ又は命令を送信するステップを有し、前記ＳＤコマンドは、端末装置がＳＣＳＩ ＣＤＢに前記受信データ又は命令をカプセル化した後、前記ＳＣＳＩ ＣＤＢを変換した結果である。例文帳に追加

The mobile network connection device has a step of transmitting data or a command to a storage unit or a baseband processing unit on the basis of a logical address in a secure digital (SD) command, and the SD command is a result of conversion of SCSI CDB after a terminal device capsulates the received data or command in the SCSI CDB. - 特許庁