「論理変換」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

インバータ３７２は、インバータ３７２は、選択信号ＳＥＬＰの論理レベルを反転し、かつ電圧レベルを外部電源電位ＥＸＶＤＤのレベルから電位ＶＰＰのレベルに変換して出力する。例文帳に追加

An inverter 372 reverses a logic level of the selecting signal SELP, also converts a voltage level from a level of an external power source potential EXVDD to a level of a potential VPP, and outputs it. - 特許庁

ここで、論物変換テーブルが管理する論理アドレス範囲（２００７ブロック）は、物理領域毎に所定の良ブロック率（例えば９８％以上）を保証した値として決定される。例文帳に追加

In this process, the logical address area (2007block) managed by the logical-physical translation table is decided as a value securing a predetermined good block ratio (98% or more, for example) for each physical area. - 特許庁

レベル変換回路において、低電圧側の電源が論理回路が動作できないほど低くなった場合でも、高電圧電源側の回路が不用意にアクティブとならないようにする。例文帳に追加

To provide a level conversion circuit, wherein a circuit at a side of a high voltage power supply is carelessly active even when a power supply at a low voltage side is decreased to a voltage at which a logic circuit cannot be activated. - 特許庁

商品の管理に関わる指示に応じて、商品コード変換マスター６０により、所有者によって商品に付されたコードである論理的情報と、商品の唯一のコードである物理的情報とが結合されるようにする。例文帳に追加

In accordance with instructions about commodity management, a commodity code conversion master 60 couples logical information, which is a code attached to a commodity by an owner, to physical information which is the sole code of the commodity. - 特許庁

また、デジタルデータ部５４のデータをバイト単位で排他的論理和演算によって変換し、デジタルデータ部５４の各行、各列を構成する「／」、「＼」の割合が偏らないようにする。例文帳に追加

Also, the data in the section 54 are converted for each bite by an exclusive OR operation to avoid the uneven proportion of "/" to "backslash" constituting each row and each column of the section 54. - 特許庁

論理デバイス２３は、入力部２４からの送信命令に応じて、メモリ２２に保存された変換済みのデータを読み出し、読み出したデータを送信部２５から出力する。例文帳に追加

A logical device 23 reads the converted data stored in the memory 22 in response to a transmission instruction from an inputting part 24 and outputs the read data from a transmitting part 25. - 特許庁

マイコン制御部の論理構成のみで、光ファイバケーブルの誤接続をフィードバック信号の様態の違いで検出し、自動で相順の入れ替えを行う電力変換装置を得る。例文帳に追加

To obtain a power converter, in which wrong connection of an optical fiber cable is detected from the difference in mode of a feedback signal, only through the logical configuration at a microcomputer control section, and the phase sequence is changed automatically. - 特許庁

如何なる論理演算を含む入力画像データに対しても、付加情報を基に正しい画像変換が行え、また処理速度を高めることを実現可能にする。例文帳に追加

To perform image conversion correctly based on extra information even for input image data including any logic operation while raising the processing rate. - 特許庁

半導体メモリは、メモリシステムに入出力される外部信号とメモリセルアレイに入出力される内部信号とを相互に変換するための論理がプログラムされるフィールドプログラマブル部を有する。例文帳に追加

In the memory system, the semiconductor memory has a field programmable part FP in which logic for converting into each other an external signal input/output for the memory system and an internal signal input/output for a memory cell array is programmed. - 特許庁

ここに記載されている１実施形態において、論理デバイスドライバは、選択されたハードウェアデバイスを制御するために必要なコアコマンドおよびハードウェアデバイスの拡張制御用の拡張コマンドの変換を行う。例文帳に追加

In one example described herein, the logical device drivers provide translation of core commands necessary to control the selected hardware devices and extended commands for enhanced control of the hardware devices. - 特許庁

これによりパケットの物理インターフェイス番号が変わるが、プロテクション制御部２１５の制御の下でマッピングテーブル２１２で前と同一の論理インターフェイス番号に変換することで対処できる。例文帳に追加

Although the physical interface number of packets is changed according to the switching, this change is solved by converting a logical interface number of the packets into the same as the number before the change according to a mapping table 212 under the control of a protection control section 215. - 特許庁

このようなデータ変換は、例えば、ダミータグの挿入、論理構造の変更、タグ名の変更、エレメントの出現順序の変更、単位の変更（単位の変更に伴う値の変更を含む。）などで構成される。例文帳に追加

The data conversion is composed of the inversion of a dummy tag, the change of a logical structure, the change of a tag name, the change of the order of the appearance of element and the change of a unit (including the change of a value accompanying the change of the unit). - 特許庁

外部からの論理アドレスをメモリアレイの物理アドレスに変換するマッピング回路１１を設けると共に、分割アドレスレジスタ１５に多値領域と２値領域との分割位置を保持しておく。例文帳に追加

A mapping circuit 11 converting logic address from the outside to a physical address is provided, while a dividing position between a multi- region and a binary region is held in a division address register 15. - 特許庁

具体的には、論理的商品マスターである所有者商品マスター４２等と、物理的商品マスターであるメーカー商品マスター５２等とを分離し、両者を、商品コード変換マスター６０によって結合するようにする。例文帳に追加

An owner commodity master 42 or the like which is a logical commodity master is separated from a maker commodity master 52 or the like which is a physical commodity master, and both masters are coupled together by the commodity code conversion master 60. - 特許庁

積分回路７０ａ、７０ｂ、・・・７０ｎで積分され、ピークホールド回路７１ａ、７１ｂ、・・・、７１ｎで保持されて得られた積分信号は、マルチプレクサ７２、Ａ／Ｄ変換器７３を介して論理演算回路７４に供給される。例文帳に追加

Integration signals obtained after integrated at integrating circuits 70a, 70b,...70n and held by peak-hold circuits 71a, 71b,..., 71n are supplied for an arithmetic logic circuit 74 via a multiplexer 72 and an A/D converter 73. - 特許庁

桁上げ信号が出力されたとき、ＭＭＵ６は、アドレスカウンタ２から論理アドレスの上位部を読み込み、物理アドレスの上位部に変換する。例文帳に追加

When the carry signal is outputted, a MMU(memory management unit) 6 reads, from the address counter 2, the upper part of the logical addresses to translate it into an upper part of the physical addresses. - 特許庁

記録媒体（１００）は、記録領域（１３０）の各ブロックの論理アドレス及び物理アドレスの対応を格納する論物変換テーブル（１４０）を備える。例文帳に追加

The recording medium (100) comprises a logical-physical conversion table (140) for storing correspondence between a logical address and a physical address of each block of a memory area (130). - 特許庁

自己検査回路４と被測定回路２との間に生じる電源電圧の違いにより発生する論理閾値の違いはレベルシフタ７によって変換する。例文帳に追加

A difference of a logical threshold, which is caused from a difference of power supply voltage between the self-checking-circuit 4 and the circuit-to-be-measured 2, is transformed by a level shifter 7. - 特許庁

アドレス変換テーブルに使用するメモリの量を一定にしたまま、制御対象の論理ディスクの容量に制約を課さずにデータの高速書きこみを実現することができるディスクアレイ制御装置を提供する。例文帳に追加

To provide a disk array controller which realizes high-speed writing of data without restricting capacity of logical disk to be controlled while fixing quantity of a memory to be used for an address conversion table. - 特許庁

メモリライト制御部１２は、ホストコントローラ２から出力された論理アドレスを物理アドレスに変換し、テーブル１２ａを参照して、出力する画像データの解像度を判別する。例文帳に追加

A memory write control part 12 converts a logical address output from a host controller 2 into a physical address, and refers to a table 12a to discriminate a resolution of an image data to output. - 特許庁

ストレージコントローラが、論理アドレスとフラッシュメモリ内の記憶領域（例えば物理ブロック）の物理アドレスとの対応関係を表すアドレス変換情報を管理する。例文帳に追加

The storage controller manages address conversion information representing a correspondence relation between a logical address and a physical address of a storage area (e.g. physical block) in the flash memory. - 特許庁

元ファイルに含まれるレコードを構成する可変長の論理レコードを、内部フィールドに１対１にかつフィールドの区切りをワード境界に合致させるように可変長の内部フィールドに１対１に変換する。例文帳に追加

In this file managing method, the logic record of a variable length constituting a record included in an original file is converted to the internal field of a variable length in one-to-one correspondence so that the break of the field can be matched with the boundary of words. - 特許庁

付随データ生成部１２は、前記論理回路の機能に関する情報（最終更新年月日、保管場所等）の付随データ１３を生成し、アドレス付加部１４は、この付随データ１３をＲＯＭデータ１５に変換する。例文帳に追加

An attached data generation part 12 generates attached data 13 of the information (last updated date, storage location, etc.), regarding the function of the logic circuit and an address addition part 14 converts the attached data 13 into ROM data 15. - 特許庁

ＣＰＵ２０は、ディスク１０の実際に使用する有効なデータ記録範囲に含まれるシリンダを識別する論理シリンダアドレス情報を求めるための変換テーブルを生成して、メモリ１９に保存する。例文帳に追加

A CPU 20 generates a conversion table for finding logical cylinder address information identifying a cylinder included in the actually used range of effective data recording of the disk 10 and stores the conversion table in a memory 19. - 特許庁

フラッシュメモリシステムには、接続用コネクタ１と、ＣＰＵ２と、２つのフラッシュメモリ３、４と、バッファメモリ５と、２つの論理／物理アドレス変換用メモリ６、７と、ＥＣＣ回路８とが設けられている。例文帳に追加

The flash memory system is provided with a connector 1 for connection, a CPU 2, two flash memories 3 and 4, a buffer memory 5, two memories 6 and 7 for logical/physical address conversion, and an ECC circuit 8. - 特許庁

紙幣等の偽造がされる場合に、画像データを論理的に加工して何色分かの画像データを変換して出力し、偽造物であることを明確にする。例文帳に追加

To clear up that a paper money is a falsified paper money by logically processing image data, converting the image data in some colors and outputting the converted image data in the case that the paper money or the like is falsified. - 特許庁

これにより、ＡＬＰＧ１０からの論理アドレスがスクランブラ１２にて物理アドレスに変換されて、被試験半導体メモリ５０に供給され、試験が実行される。例文帳に追加

Thereby, a logic address from an ALPG 10 is converted to a physical address by the scrambler 12 and is supplied to a semiconductor memory 50 to be tested, and a test is performed. - 特許庁

その後、論理物理変換テーブルのテーブルＫの指すブロックをＬからＭに更新（ステップＳ３）して、物理ブロックＬを消去待ちブロックリストに登録する（ステップＳ４）という処理を行う。例文帳に追加

The block indicated by a table K of a logical-physical conversion table is updated from a block L to the block M (step S3), and the physical block L is registered in an erase waiting block list (step S4). - 特許庁

デジタル化された受信信号に、論理加算器１８で雑音信号Ｎ_Dを加算して、直交変換復調部１９および逆拡散信号処理部２０で処理を行った後、出力する。例文帳に追加

A noise signal ND is added to the digitized reception signal by a logical adder 18, and processed by an orthogonal converting and demodulating part 19 and an inverse diffusion signal processing part 20, and outputted. - 特許庁

メモリコントローラ１０１０は、論理・物理アドレス変換テーブル１０１２０の一部を不揮発性メモリ１０１１の管理テーブル格納ブロックに保存する。例文帳に追加

A memory controller 1010 stores a part of the logical/physical address translation table 10120 in the management table storage block of the nonvolatile memory 1011. - 特許庁

このとき、ＨＤＭＩ送受信部２とＤＶＤレコーダ１０１と通信して、ベンダーＩＤ、論理アドレスを受信し、テーブル１５８を用いてベンダーＩＤを製造者の文字列に変換する。例文帳に追加

In this case, the HDMI transmission/reception section 2 performs communications with the DVD recorder 101 to receive a vender ID and a logical address, and uses a table 158 to convert the vender ID into a character string of a manufacturer. - 特許庁

ネットワークをモニタリングするシステムは、システムの論理ビューを表示しユーザインタラクションを処理するグラフィカルインタフェース層１と、ネットワークを論理的に表現し汎用プラットフォームを通じてカスタム化可能なアプリケーションモジュールを統合する論理ネットワーク層２と、ネットワークのための管理メッセージを生成しネットワークからのメッセージを論理ネットワーク層２のために変換するネットワークアダプタ層３とを有する。例文帳に追加

A network monitoring system comprises a graphical interface layer 1 for displaying a logic view of the system and processing user interaction, a logic network layer 2 for logically expressing the network and integrating application modules able to be customized through a general platform, and a network adopter layer 3 for generating a management message for the network and translating the message from the network to what suitable to the logic network layer 2. - 特許庁

アナログデジタル変換器（ＡＤＣ）８０は、複数のアナログデジタル変換段９０，９２，９４，９６と、変換誤差を再帰的に補正する補正論理１００，１０２，１０４と、ＡＤＣ８０が出力可能なデジタル値の上限値と下限値とを算出するコード範囲演算ロジック８２とを備えている。例文帳に追加

The analog-to-digital converter (ADC) 80 comprises a plurality of analog-to-digital conversion stages 90, 92, 94, and 96, correction logics 100, 102, and 104 recursively correcting conversion errors, and a code range arithmetic logic 82 which calculates an upper-limit value and a lower-limit value of digital values that the ADC 80 can output. - 特許庁

内部表現変換器２１でＲＴＬソースコード１１とテンプレートライブラリ１３内の動作仕様記述テンプレートとを内部表現に変換し、変換した内部表現を比較器・選択器２２で比較して論理的等価性を判定し、その判定に応じて当該動作仕様記述テンプレートを選択して出力する。例文帳に追加

An RTL source code 11 and operation specification description template in a template library 13 are converted into internal representation by an internal representation converter 21, the converted internal representation is compared by a comparator/selector 22 to determine the logical equivalence, the operation specification description template is selected and outputted according to the determination. - 特許庁

非線形変換処理などのデータ変換処理を行う演算装置において、論理回路を構成するセレクタ入力値をすべて同一値に維持したプリチャージ・フェーズにおいて入力ビット遷移処理を実行させ、遷移処理終了後にエバリュエーション・フェーズへ移行してデータ変換処理に基づく出力ビット生成を行なう。例文帳に追加

In the arithmetic operation apparatus to conduct data transformation processing such as a non-linear transform processing, input bit transition processing is executed in a pre-charge phase wherein all the selector input values comprising the logic circuit are kept at the same value and, after the transition processing is completed, the phase is shifted to an evaluation phase and output bits based on the data transformation processing are generated. - 特許庁

ホストシステム２０から与えられる論理アドレスとフラッシュメモリ２上の物理アドレスとを変換するアドレス変換テーブルをＦＲＡＭ４に保存することにより、ＦＲＡＭ４上のアドレス変換テーブルの一部を書替えるだけでよくなり、フラッシュメモリ２のアクセス時間が長くならない。例文帳に追加

An address conversion table for converting a logic address given from a host system 20 and a physical address on the flash memory 2 is stored in the FRAM 4, whereby rewrite of a part of the address conversion table on the FRAM 4 is just needed, and the access time to the flash memory 2 is never lengthened. - 特許庁

マルチタスクシステム１では、ＣＰＵ１０１が、ＯＳ１２１の各プログラム１０５〜１０８に基づいて、「例外」を検出すると起動するタスクを指定して、その指定タスクのために設けられたタスク割付テーブル１０９に従って、実行単位を順次実行する際に、その実行単位が属するコンポーネントソフトウェアに割り当てられた論理アドレス空間の論理アドレスを物理アドレスに変換する。例文帳に追加

In the multitasking system 1, a CPU 101 designates a task, which starts when "an exception" is detected, based on respective programs 105-108 of an OS 121, and when executable units are sequentially executed according to a task allocation table 109 provided for the designated task, converts a logical address of a logical address space assigned to a component software to which the executable units belong, into a physical address. - 特許庁

フォールトツリーにおいてＡＮＤゲート又はＯＲゲートの上方に否定ゲートが接続されていれば、論理積及び論理和間の変換式により、これらをＯＲゲート又はＡＮＤゲートの下方の２つの否定ゲートに順次書き換えて、ＡＮＤゲート又はＯＲゲートの上方に位置する否定ゲートを除去していく。例文帳に追加

If a negative gate is connected to the upper part of an AND gate or an OR gate in a fault tree, it is successively rewritten with two negative gates at the lower part of the OR gate or the AND gate by a conversion formula between a logical product and a logical sum, and the negative gate positioned at the upper part of the AND gate or the OR gate is removed. - 特許庁

制御装置１は、ディスク装置２４を追加してディスクアレイ２のレイドレベルを変更する処理で、レイドレベル変更開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。例文帳に追加

In a processing of adding a disk device 24 and changing the RAID level of a disk array 2, a control device 1 searches valid logical addresses according to a copy 35 of an address conversion table at a point of starting to change the RAID level and packs and collects data of the searched valid logical addresses in a read buffer 31 after a reconstruction. - 特許庁

論理動作モデルＡ１０２は、試験項目に基づいて作成したバイト形式のテストデータ列１０１を、入出力ファイル名称を定義したパラメータ１０３により認識してデータ送信部１０４に取り込み、取り込んだテストデータ列を波形データに変換し、被検証対象論理１０５に信号値として与える。例文帳に追加

A logic operation model A102 recognizes a test data storing 101 of a byte format, prepared on the basis of test items by a parameter 103 defining an input output file name, fetches the test data string 101 in a data transmission part 104, converts the fetched test data string into waveform data and gives the wave form to object logic 105 to be verified as a signal value. - 特許庁

１ラインの印刷データＤＡＴＡがクロック信号ＣＬＫに基づいてシリアルに順次シフトレジスタに転送され、そこでパラレルに変換され、ラッチ信号ＬＡＴＣＨによってラッチ回路を介してゲート回路に出力されてストローブ信号ＳＴＢとの論理積が演算され、得られる論理積信号に基づいてサーマルヘッドの発熱抵抗体が駆動される。例文帳に追加

Print data DATA in one line are serially sequentially transferred to a shift register based on a clock signal CLK, and converted into parallel data, and outputted through a latch circuit to a gate circuit based on a latch signal LATCH, and the logical product of this signal and a strobe signal STB is calculated, and the heating resistor of a thermal head is driven based on the calculated logical product signal. - 特許庁

ラダーシーケンスプログラム仕様書５を自動生成する時には、情報抽出部１０でラダーシーケンスへ変換する論理回路情報を制御設計仕様書データベース７及び設計情報データベース９から抽出情報１１として抽出し、シンボル対応回路生成部１２とラダー論理回路生成部１３に渡される。例文帳に追加

At the time of automatically generating a ladder sequence program specification 5, logic circuit information to be converted into a ladder sequence is extracted as extracted information 11 from a control design specification data base 7 and a design information data base 9 by an information extracting part 10, and transferred to a symbol corresponding circuit generating part 12 and a ladder logic circuit generating part 13. - 特許庁

処理の動作のみを記述した動作記述を、演算を示す節点とデータの流れを示す入出力枝とによって構成されるコントロールデータフローグラフ（ＣＤＦＧ）に変換する際に、ＣＤＦＧに含まれる部分ＣＤＦＧを、予め論理合成し、論理合成して得られる回路を１つの節点として扱う。例文帳に追加

A partial control data flow graph(CDFG) including in a CDFG is preliminarily subjected to a logical synthesis and a circuit obtained by performing logical synthesis is dealt with as one node in the case of converting an operation description where only a processing operation is described is described into the CDFG consisting of a node showing an operation and input- output branches showing data flow. - 特許庁

デ−タ変換部２によって論理シミュレーション結果に基づきテストパターンを作成し、テストコントローラ４はテストパターンに基づきデバイス５をテストさせ、波形表示部６はデバイス５のデータ及び論理シミュレーションデータの波形を重ね合わせて表示すると共に、両者の波形を自動比較して評価するようにする。例文帳に追加

A test pattern is prepared by a data converting part 2 based on the logic simulation result, a test controller 4 makes the device 5 tested based on the test pattern, a waveform displaying part 6 superposes waveforms of a data of the device 5 and the logic simulation data to be displayed, and both waveforms are automatically compared to be evaluated. - 特許庁

ＪＴＡＧに準拠した送信集積回路（ＩＣ）（１、３１）から出力されるＥＸＴＥＳＴテスト・パターンに対応するＡＣ結合信号（６、３６）を受信して、ＪＴＡＧに準拠した受信ＩＣ（２、３２）のＪＴＡＧ論理回路（４、３４）による利用に適したＤＣ信号に変換する直流（ＤＣ）復元論理回路（１０）を含む。例文帳に追加

This device includes a DC restoring logical circuit 10 for receiving AC combining signals 6, 36 corresponding to an EXTEST test and pattern outputted from transmission integrated circuit (IC) 1, 31 meeting JTAG, and converting the same into DC signals suitable for utilizing JTAG logical circuits 4, 34 of receiving integrated circuits IC 2, 32 meeting JTAG. - 特許庁