例文 (999件) |
高遅延の部分一致の例文一覧と使い方
該当件数 : 1393件
画像データを、高品質かつ低遅延に伝送することができるようにする。例文帳に追加
To transmit image data with high quality and low delay. - 特許庁
処理遅延が小さく、高速のAFC回路を提供すること。例文帳に追加
To provide an AFC circuit which reduces a processing delay and operates at high speed. - 特許庁
瞬時の遅延評価が可能であり、かつ、高い検出精度とする。例文帳に追加
To evaluate an instantaneous delay, and to obtain high detection accuracy. - 特許庁
通信遅延が短い高速な通信システムを提供すること。例文帳に追加
To provide a high speed communication system whose communication delay is short. - 特許庁
チャネル推定および遅延プロファイル生成を高精度に行う例文帳に追加
To conduct channel estimation and production of a delay profile with high accuracy. - 特許庁
遅延故障検出能力の高い半導体集積回路を提供する。例文帳に追加
To provide a semiconductor integrated circuit having high delay-failure detection performance. - 特許庁
より少ない処理遅延で高精度に同期を検出すること。例文帳に追加
To detect highly accurate synchronization with less delay in the processes. - 特許庁
画像データの処理を高速化し、印刷動作の遅延を回避する。例文帳に追加
To prevent delay of print operation by increasing the speed of image data processing. - 特許庁
遅延時間を解消して高速テストが行えるようにする。例文帳に追加
To make performable high speed tests by eliminating delay time. - 特許庁
高温加熱後、被試験回路1401の遅延時間を測定する。例文帳に追加
After the high-temperature heating, the delay time of the tested circuit 1401 is measured. - 特許庁
クロックのレベルの変換を高速化し、クロックの遅延を防止する。例文帳に追加
To perform level conversion of a clock in a high speed, and to prevent delay of the clock. - 特許庁
パルス遅延型のA/D変換回路において、パルス遅延回路10を、低閾値電圧Vth1 のトランジスタを用いて構成し、パルス遅延回路10を構成する遅延ユニットDUを高速動作させることにより、高分解能で高速なA/D変換を実現する。例文帳に追加
In the pulse delayed type A/D conversion circuit, a pulse delay circuit 10 is configured using a transistor with a low threshold voltage Vth1 and a delay unit DU constituting the pulse delay circuit 10 is operated fast, thereby achieving high-resolution and high-speed A/D conversion. - 特許庁
カルボキシル基を有する凝結遅延剤に水溶性高分子あるいは水性エマルジョンを配合した無機質成形体用凝結遅延剤。例文帳に追加
The setting retarder for an inorganic molding comprises a water soluble polymer or an aqueous emulsion blended with the setting retarder having a carboxyl group. - 特許庁
符号化効率が高く、かつ、符号化処理遅延、復号化処理遅延の小さい、オーディオ信号符号化復号化技術を提供。例文帳に追加
To provide audio signal encoding and decoding technology, in which encoding efficiency is high and encoding and decoding processing delay is small. - 特許庁
大規模な遅延回路を構成する場合でも高速なデータ転送を行うことのできるディジタル遅延回路を提供する。例文帳に追加
To provide a digital delay circuit which conducts high speed data transfer, even when a large scale delay circuit is constituted. - 特許庁
高いコンクリート硬化遅延能を有し、かつ精度よく模様を形成できるコンクリート硬化遅延性樹脂組成物をを提供する。例文帳に追加
To provide a concrete curing retarding resin composition having high concrete curing retarding capability and capable of accurately forming a pattern. - 特許庁
入力された高周波信号は、コンパレータ1で2値化され遅延素子群2の初段の遅延素子21に入力される。例文帳に追加
The input high-frequency signal is binalized by a comparator 1 to be input into a delay element 21 in the first stage of a delay element group 2. - 特許庁
回路規模の増大を抑制するとともに、最大遅延経路の遅延を低減して高速に動作するパラレルプリコーダ回路を得ること。例文帳に追加
To provide a parallel pre-corder circuit which operates at high speed by suppressing an increase in circuit scale and reducing a delay in a maximum delay path. - 特許庁
スルーレートリミッタによる処理の遅延に合わせるように、高い明度レベルの信号が遅延される(24)。例文帳に追加
The signal of high brightness level is so delayed in timing to the delay of processing by a slew rate limiter (24). - 特許庁
半導体設計のセルの遅延解析を精度良く且つ高速に行うことのできる遅延解析システムを提供する。例文帳に追加
To provide a delay analysis system capable of accurately and quickly conducting delay analysis of a cell of semiconductor design. - 特許庁
優れた凝結硬化遅延効果性能を有し、しかも安全性の高い石膏の凝結硬化遅延剤を提供すること。例文帳に追加
To provide a setting retarder for gypsum having excellent set retarding effect and high safety. - 特許庁
遅延故障検査系列の品質をより高精度に評価することのできる遅延故障シミュレーション方法を提供する。例文帳に追加
To provide a delay fault simulation method capable of evaluating the quality of a delay fault test sequence with a higher precision. - 特許庁
周波数の高いパルス信号やパルス幅の狭いパルス信号を遅延することのできる分周機能付き遅延装置を提供する。例文帳に追加
To provide a delay device with a frequency dividing function capable of delaying the pulse signals of a high frequency or a narrow pulse width. - 特許庁
このような構成のスタンダードセルにすることで、機能回路における遅延時間のうち、ゲート遅延の占める割合を相対的に高めることができる。例文帳に追加
By providing thus configured standard cell, the ratio of a gate delay in a delay time in the function circuit can be relatively increased. - 特許庁
フィードバック経路の遅延とクロック入力用外部端子からクロック出力用外部端子までの遅延とを高精度に整合させる。例文帳に追加
To match the delay of a feedback passage accurately to the delay from an external terminal for clock input to an external terminal for clock output. - 特許庁
遅延時間要求の厳しいパケットの遅延時間を少なくし、かつアクセス回線を高効率に利用するパケット多重方法を提供する。例文帳に追加
To provide a packet multiplexing method which reduces the delay time of a packet whose delay time request is severe and also highly efficiently utilizes an access line. - 特許庁
光遅延回路において、遅延時間の調整量が小さく、高精度が要求される場合にも対応できる技術を提供する。例文帳に追加
To provide a technique small in the adjusting quantity of delay time and capable of coping with even when high precision is required in an optical delay circuit. - 特許庁
優れた凝結硬化遅延効果性能を持ちしかも安全性の高い石膏の凝結硬化遅延剤を提供すること。例文帳に追加
To provide a coagulation/cure-delaying agent for gypsum, having an excellent coagulation/cure-delaying performance and also a high safety. - 特許庁
パラレルデータ転送において信号時間の遅延ばらつきを自動補正して、遅延ばらつきのある信号線でも高速転送が行えるようにする。例文帳に追加
To execute high-speed transfer even in a signal line having delay variations by automatically correcting the delay variations of a signal time in the parallel data transfer. - 特許庁
高い精度で遅延時間を制御できる可変遅延回路を用いた半導体集積回路装置を提供することを目的とする。例文帳に追加
To provide a semiconductor integrated circuit device using a variable delay circuit capable of highly accurately controlling a delay time. - 特許庁
入力信号に精度の高い遅延を付加することが可能な遅延回路及びその制御方法を提供する。例文帳に追加
To provide a delay circuit capable of applying delay with high accuracy to an input signal and a control method thereof. - 特許庁
様々な遅延量を持つ混合音信号について遅延量を考慮した高精度な分離処理を可能とする構成を提供する。例文帳に追加
To provide a configuration enabling highly accurate separation processing considering a delay about a mixed sound signal with various delays. - 特許庁
目的とする電源電圧の下でのセルの遅延時間を高精度に計算できる遅延時間計算方法を提供する。例文帳に追加
To provide a delay time calculation method capable of highly accurately calculating the delay time of a cell under a target power supply voltage. - 特許庁
パス遅延テストの制御性を向上させてテストしたいパスを安定且つ確実にアクティブとして、パス遅延テストの成功率を高くすること。例文帳に追加
To increase success rate of path delay test by enhancing the controllability of path delay test thereby making active a path to be tested stably and surely. - 特許庁
高周波動作時に可変遅延器の負荷を減少させ、外部クロックに安定的に同期する遅延同期回路を提供する。例文帳に追加
To provide a delay synchronous circuit that is stably synchronized with an external clock where a load of a variable delay device is released at a high frequency oscillation. - 特許庁
遅延論理シミュレーションと、非遅延論理シミュレーションとの併用を可能とし、高速でかつ詳細な検証を行うことができるようにする。例文帳に追加
To permit high-speed detailed verification by using both a delayed logic simulation and a non-delayed logic simulation. - 特許庁
発振回路の位相状態の分解能を、これを構成する遅延素子の遅延で決まる限界以上に高くする。例文帳に追加
To improve a phase resolution of a oscillation circuit more than a limit level of the resolution determined by a specific delay of delay elements being components of the circuit. - 特許庁
擬似ロックを防止し、かつ広い動作周波数範囲で高精度に遅延時間が調整された遅延クロックを生成する。例文帳に追加
To prevent pseudo lock and to generate a delayed clock whose delay time is adjusted with high precision. - 特許庁
少ない演算量で高速に話速遅延変換を行う音声速度遅延装置及びその方法を提供する。例文帳に追加
To provide a voice speed delay device which performs fast speaking-speed delay conversion with a small arithmetic quantity, and to provide a method therefor. - 特許庁
同期波と遅延波の強度比が小さい場合でも遅延波を抑制し高い受信品質を確保できるようにする。例文帳に追加
To secure high reception quality by suppressing a delayed wave even when the intensity ratio of a synchronizing wave and the delayed wave is small. - 特許庁
本発明の配信システムは、通信モードとして、映像および音声の品質を優先して遅延を許容した高品質モード、低遅延であることを優先し、高品質モードより品質が低い低遅延モードを有する。例文帳に追加
The distribution system includes, as communication modes, a high quality mode in which priority is given to video and voice quality, with an allowed delay, and a low delay mode in which priority is given to a low delay, with quality lower than in the high quality mode. - 特許庁
回路の遅延ばらつきによる遅延時間増分の逆転現象を無くし、高周波信号を高精度で広範囲に渡り制御可能な可変遅延回路を提供する。例文帳に追加
To provide a variable delay circuit that can control a high frequency signal over a wide range with high accuracy by eliminating occurrence of inversion of a delay time increment due to delay dispersion in the circuit. - 特許庁
高速かつ高精度に遅延時間やパルス幅を検査できる遅延検査回路およびこれを有した遅延調節回路、ならびにパルス幅検査回路を提供する。例文帳に追加
To provide a delay inspection circuit, a delay control circuit having the same and a pulse width examining circuit, by which delay time or pulse width can be inspected highly accurately, at high speed. - 特許庁
本発明の配信システムは、通信モードとして、映像および音声の品質を優先して遅延を許容した高品質モード、低遅延であることを優先し、高品質モードより品質が低い低遅延モードを有する。例文帳に追加
This distribution system has, as a communication mode, a high-quality mode giving priority to the quality of video and audio while permitting a delay, and a low-delay mode giving priority to low delay while having quality inferior to that of the high-quality mode. - 特許庁
遅延タスク優先度制御部14はキューイングテーブル21内で優先度が最高の遅延タスクを選択し、プロセス優先度制御部15は選択された遅延タスクの優先度を遅延タスク処理プロセス#1の優先度に設定する。例文帳に追加
A delay task priority control part 14 selects a delay task with the highest priority in the queuing table 21, and a process priority control part 15 sets the priority of the selected delay task to the priority of the delay task process #1. - 特許庁
伝搬路推定精度判定部104は、伝搬路変動判定部103から出力された伝搬路変動の大きさの推定精度と、遅延波遅延量判定部102から出力された遅延波の遅延量の推定精度とに基づいて、伝搬路推定精度の高/低を判定する。例文帳に追加
A propagation path estimation accuracy determination unit 104 determines high/low of the propagation path estimation accuracy on the basis of the estimation accuracy of the magnitude of propagation path variation output from a propagation path variation determination unit 103, and the estimation accuracy of the delay amount of delay wave output from a delay wave delay amount determination unit 102. - 特許庁
ゲート19,21によって高速矩形波信号を遅延させたゲーティング信号とANDを取り、その出力値のレベルが最も大きいゲーティング信号の遅延時間を受信信号の遅延時間とし、この遅延時間から目標物までの距離を算出する。例文帳に追加
AND operation with gating signals obtained by delaying the high-speed rectangular wave signal by gates 19 and 21 is performed, the delay time of a gating signal with the highest level of output value is taken as a delay time of receiving signal, and the distance to the target is calculated from this delay time. - 特許庁
低しきい値電圧化したゲート素子を適用する遅延パス領域を、低しきい値電圧化される前の最大遅延値23から(これより高速で)これに低しきい値電圧化したゲート素子を適用した場合の新たな最大遅延値24までの(これより遅い)範囲にある遅延パスに限定する。例文帳に追加
A delay path region where a gate element lowered in threshold voltage is applied is limited to a range from the maximum delay value 23 (faster than this) before a gate element lowered in threshold voltage is applied to the new maximum delay value 24 (slower than this) when a gate element lowered in threshold voltage is applied. - 特許庁
この結果、発振中における位相状態の時間刻みは各遅延素子の遅延時間のほぼ1/2になり、発振回路の位相状態の分解能を遅延素子の遅延時間で決まる限界のほぼ2倍まで高めることが可能になる。例文帳に追加
As a result, a time interval of the state of phase during the oscillation is nearly a half of the delay time of each delay element so that the resolution of the oscillation circuit in the state of phase can be improved up to about twice a limit level depending on the delay time of the delay elements. - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |