「Bit」に関連した英語例文の一覧と使い方(102ページ目) - Weblio英語例文検索

The memory cell is connected in parallel with a paired bit line and 1-bit data is stored by two memory cells.例文帳に追加

対をなすビット線に並行してメモリセルを接続し、２つのメモリセルで１ビットのデータを記憶する。 - 特許庁

Plural composite check bits are used for detecting the bit position of a bit error in the composite sub-block.例文帳に追加

複数の複合チェックビットは、複合サブブロック内のビットエラーのビット位置を検出するために使用される。 - 特許庁

At least either a 10 bit address bus 26 or a 10 bit data bus 27 is configured of the signal line of parallel communication.例文帳に追加

10ビットアドレスバス２６と10ビットデータバス２７の少なくとも一方を、パラレル通信の信号線で構成する。 - 特許庁

The CPU 3 and ROM 5 principally constitute a remaining bit calculating means and a remaining bit decision means.例文帳に追加

また、ＣＰＵ３、ＲＯＭ５が主として余剰ビット算出手段と余剰ビット判定手段を構成する。 - 特許庁

The master bit register stores a master bit capable of operating the start bits for the plurality of function modules.例文帳に追加

マスタビットレジスタには、上記複数の機能モジュールにおける起動ビットを操作可能なマスタビットが保持される。 - 特許庁

A power control bit detection section 5 detects a power control bit from an adaptive array antenna output signal.例文帳に追加

パワーコントロールビット検出部５は適応アレーアンテナ出力信号の中からパワーコントロールビットを検出する。 - 特許庁

The 32-bit bus is used for low-end products, while the 64-bit bus is used for high-end products.例文帳に追加

３２ビット・バスはローエンドの製品に使われ、６４ビット・バスはハイエンドの製品に使われるであろう。 - 特許庁

A local bit line (LBL) is arranged for each sector so as to correspond to each of global bit lines (GBL).例文帳に追加

グローバルビットライン（ＧＢＬ）の各々に対応して、セクタごとにローカルビットライン（ＬＢＬ）が配置されている。 - 特許庁

When stream data are received, the bit rate of the stream data is judged by a bit rate judging means 1a.例文帳に追加

ストリームデータを受信すると、ビットレート判断手段１ａにより、ストリームデータのビットレートが判断される。 - 特許庁

To attain initialization of a memory circuit by supply of one bit setting input of one initializing bit signal.例文帳に追加

１つの初期化ビット信号の1つのビット設定入力の供給でメモリ回路の初期化を達成する。 - 特許庁

MEMORY DEVICE HAVING BIT LINE EQUALIZER IN CELL ARRAY, AND METHOD FOR ARRANGING BIT LINE EQUALIZER IN CELL ARRAY例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法 - 特許庁

A frame rate control part 24 converts the (M+F) bit data to M bit data with a frame rate control.例文帳に追加

フレームレートコントロール部２４は（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールによりＭビットのデータに変換する。 - 特許庁

A bit commitment verification system has a registration apparatus, a bit commitment apparatus, and a verification apparatus.例文帳に追加

本発明のビットコミットメント検証システムは登録装置と、ビットコミットメント装置と、検証装置からなる。 - 特許庁

A dummy bit generator 101 generates a dummy bit having orthogonality for packet data to each user.例文帳に追加

ダミービット生成器１０１は、各ユーザ宛のパケットデータに対して直交性を有するダミービットを生成する。 - 特許庁

TIME STAMP APPLYING SYSTEM, AV BIT STREAM REPRODUCTION SYSTEM, AV BIT STREAM RECORDING SYSTEM AND PROGRAM RECORDING MEDIUM例文帳に追加

タイムスタンプ付与システム、ＡＶビットストリーム再生システム、ＡＶビットストリーム記録システムおよびプログラム記録媒体 - 特許庁

SYSTEM AND METHOD FOR IMPLEMENTING LEGACY 32-BIT X86 VIRTUAL MACHINE ON 64-BIT X86 PROCESSOR例文帳に追加

６４ビットＸ８６プロセッサ上でレガシ３２ビットＸ８６仮想マシンを実行するためのシステムおよび方法 - 特許庁

Uppercase and lowercase characters differ by just one bit and the ASCII character 2 differs from the double quote by just one bit, too. 例文帳に追加

大文字 (uppercase) と小文字 (lowercase) は 1 ビットだけ異なっている。 ASCII の文字 2 はダブルクォートとは 1 ビットだけ異なっている。 - JM

Many RTCs encode the year in an 8-bit register which is either interpreted as an 8-bit binary number or as a BCD number. 例文帳に追加

多くの RTC は年を 8 ビットのレジスタにコード化する。 年は 8 ビットのバイナリ数または BCD 数に変換される。 - JM

If set to 0 (default), the Q-bit is never set for outgoing packets and the Q-bit of incoming packets is ignored. 例文帳に追加

0 にセットすると、 Q ビットは発信パケットには決してセットされず、受信パケットでは無視される (デフォルト)。 - JM

The sensing amplifier part responds to the sensing-enable signal and senses the bit pair output from the bit cell array.例文帳に追加

感知増幅部は、センシングイネーブル信号に応答して、ビットセルアレイから出力されるビット対を感知する。 - 特許庁

On end of each bit line BL1,...BL5 is connected respectively to bit line bias circuit 13-1,...13-5.例文帳に追加

ビット線ＢＬ１，・・・ＢＬ５の一端は、それぞれ、ビット線バイアス回路１３−１，・・・１３−５に接続される。 - 特許庁

At the point of time, the encoding of a bit plane 94 is ended and the bit planes 96 and 98 are successively encoded.例文帳に追加

この時点で、ビットプレーン９４の符号化は終了し、ビットプレーン９６，９８と順次符号化する。 - 特許庁

The converter 24a converts 8-bit length codes of the preamble and the data part into 10-bit length codes.例文帳に追加

変換装置２４ａはプリアンブルとデータ部を８ビット長符号から１０ビット長符号に変換する。 - 特許庁

Each of registers R0 to R31 is divided into the upper 32-bit area and the lower 32-bit area.例文帳に追加

レジスタＲ０〜Ｒ３１は、それぞれ上位３２ビットの領域と下位３２ビットの領域に分かれている。 - 特許庁

A composite check bit is used for determining a bit position including an error in the composite sub-block.例文帳に追加

複合チェックビットは、複合サブブロックのどのビット位置にエラーがあるかを決定するために使用される。 - 特許庁

Registers R0 to R31 are respectively divided into an upper 32-bit area and a lower 32-bit area.例文帳に追加

レジスタＲ０〜Ｒ３１は、それぞれ上位３２ビットの領域と下位３２ビットの領域に分かれている。 - 特許庁

A processor 12 rotates the bit string so that the bit showing the thread executed most recently is located at the trail of the bit string, retrieves a bit corresponding to a thread laid in the executable state in order from the head of the rotated bit string, and selects the number of a bit obtained first as the number of a thread to be executed next.例文帳に追加

プロセッサ１２は、直近に実行されたスレッドを示すビットがビット列の末尾になるようにビット列をローテートし、ローテートされたビット列の先頭から順に、実行可能状態にあるスレッドに対応するビットを検索し、最も先に得たビットの番号を、次に実行するスレッドの番号として選出する。 - 特許庁

To allow bit synchronization to follow the phase change of received data even when distortion in a bit width of the received data is high.例文帳に追加

受信データのビット幅の歪みが大でも、受信データの位相変化にビット同期が追従できる。 - 特許庁

Because a significant output level is only one bit out of a three-bit output from the sense amplifier 6m when read from the two value memory region 22, in converting the three-bit output from the sense amplifier 6m to a two-bit signal, the conversion means 7m makes the two-bit sinal equal to the significant one bit output level.例文帳に追加

２値記憶領域２２の読み出し時には、センスアンプ６ｍからの３ビット出力のうち、有意な出力レベルは１ビットだけであるため、変換回路７ｍでは、センスアンプ６ｍからの３ビット出力を２ビット信号に変換する際に、その２ビット信号を有意な１ビットの出力レベルと等しくする。 - 特許庁

To eliminate a situation in which an occurrence of a bit slip can not be detected and the erroneous detection of an occurrence of a bit slip.例文帳に追加

ビットスリップの発生が検出できない事態や、ビットスリップの発生の誤検出をなくす。 - 特許庁

A k-bit information bit string is inputted from an information signal source 10, and the encoder 20 encodes the k-bit information bit string to an n-bit encoded bit string of a parallel sequence at an encoding rate (k/n), and n repeat pulse trains are generated by the pulse generator 30 and transmitted as UWB-IR from the antenna 90.例文帳に追加

情報信号源１０からｋビットの情報ビット列が入力され、符号器２０は、符号化率（ｋ／ｎ）で、ｋビットの情報ビット列を並列系列のｎビットの符号化ビット列に符号化し、パルス発生器３０においてｎ個の繰返しパルス列が生成されてアンテナ９０からＵＷＢ−ＩＲとして送信される。 - 特許庁

The data compressor is provided with a bit stream rearrangement circuit 4 that rearranges a bit stream of multi-value image data into a bit stream obtained by applying sequential bit arrangement of bits of the same bit position by each of a prescribed number of pixel data to each bit position before reversible compression of the multi-value image data by a compression circuit 5.例文帳に追加

圧縮回路５にて多値の画像データの可逆的圧縮を行う前に、多値の画像データのビット列を所定数の画素データ毎に同じビット位のビットを順次並べる作業を各ビット位に対して順次行うことにより得られるビット列に並べ換えるビット列並べ換え回路４を設ける。 - 特許庁

To provide a bit error inspecting device which can detect bit errors of a plurality of digital broadcast receivers at a time.例文帳に追加

一度に複数のデジタル放送受信器のビットエラーを検出できるビットエラー検査装置を提供する。 - 特許庁

When the semiconductor memory is accessed, if a corresponding bit line pair is a bit line pair connected to a memory cell to be accessed, each precharge circuit releases the precharing of the corresponding bit line pair, and continues the precharging of the corresponding bit line pair if the corresponding bit line pair is not a bit line connected to the memory cell to be accessed.例文帳に追加

各プリチャージ回路は、半導体メモリのアクセス時に、対応するビット線対がアクセス対象のメモリセルに接続されるビット線対である場合、対応するビット線対のプリチャージを解除し、対応するビット線対がアクセス対象のメモリセルに接続されるビット線対ではない場合、対応するビット線対のプリチャージを継続する。 - 特許庁

At the time, a bit line BL25 is connected to a ground power source GND through a main bit line MBL[1].例文帳に追加

このとき、ビット線ＢＬ２５がメインビット線ＭＢＬ［１］を介して接地電源ＧＮＤに接続される。 - 特許庁

Directions of current flowing through adjacent local bit lines out of the local bit lines are opposite to each other.例文帳に追加

ローカルビットラインのうち隣接したローカルビットラインを通じて流れる電流の方向は互いに反対である。 - 特許庁

The bit line 61a is connected to a transfer transistor Q1, via the local interconnection layer 51a for the bit line.例文帳に追加

ビット線６１ａはビット線用局所配線層５１ａを介して転送トランジスタＱ_1と接続される。 - 特許庁

Then, data configured by the obtained normal data bit information for each bit position is used as received data.例文帳に追加

そして、取得した各ビット位置の正規データビット情報により構成されるデータを受信データとする。 - 特許庁

To provide a bit stream processing apparatus capable of improving reproduction quality in receiving bit streams as compressed motion picture data and reproducing the received data.例文帳に追加

圧縮動画像データであるビットストリームを受信して再生する際に、再生品質を高める。 - 特許庁

To simultaneously measure the number of discarded packets or a discard rate and a bit error or a bit error rate.例文帳に追加

パケットの廃棄数または廃棄率測定およびビットエラーまたはビットエラーレート測定を同時に行う。 - 特許庁

Each patch is formed by shifting the print start position bit by bit in the lateral direction (main scanning direction).例文帳に追加

また、各パッチは横方向（主走査方向）におけるプリント開始位置を少しずつずらして形成される。 - 特許庁

When the M-bit data is written, a program operation is performed in units of n-bit (M>n) data.例文帳に追加

また、Ｍビットのデータの書き込みを行う際には、ｎビット（Ｍ＞ｎ）のデータの単位でプログラム動作を行う。 - 特許庁

Connection switches SW0 to SW3 between bit lines are disposed to serially connect different bit lines.例文帳に追加

異なるビット線を、直列に接続するための、ビット線間接続スイッチＳＷ０〜ＳＷ３を設ける。 - 特許庁

A distributor 100 receives an input bit stream to be processed and divides the input bit steam into IP data and a Huffman code.例文帳に追加

分配器１００は処理対象の入力ビットストリームを入力しＩＰデータとハフマンコードに分ける。 - 特許庁

To reduce a pattern layout area while preventing bit inversion in a multi-bit DA conversion circuit.例文帳に追加

多ビットのＤＡ変換回路において、ビット反転を防止するとともに、パターンレイアウト面積を小さくする。 - 特許庁