「Bit」に関連した英語例文の一覧と使い方(103ページ目) - Weblio英語例文検索

The replaceable bit for the screwdriver uses grooves 1, 2 provided in the bit body in a cross shape with different groove widths.例文帳に追加

ビット差し替えドライバー用のビット本体に十時に設けた異なる溝幅の溝１、２を用いた。 - 特許庁

The bit wires for respective memory cell arrays are connected to the bit wire of the other memory cell array by a connecting wire.例文帳に追加

各メモリセルアレイのビット線は、接続配線により他のメモリセルアレイのビット線に接続されている。 - 特許庁

BIT LENGTH EXTENDING APPARATUS, DATA PROCESSING APPARATUS, BIT LENGTH EXTENDING METHOD, CONTROL PROGRAM AND READABLE RECORDING MEDIUM例文帳に追加

ビット長拡張装置、データ処理装置、ビット長拡張方法、制御プログラムおよび可読記録媒体 - 特許庁

A first bit line connection circuit TP2L selectively and electrically connects the second end to the second bit line.例文帳に追加

第１ビット線接続回路ＴＰ２Ｌは、第２端と第２ビット線とを選択的に電気的に接続する。 - 特許庁

The read circuit 110 includes a digital counter 120 having an output indicating a single bit (e.g. a sign bit).例文帳に追加

該読み出し回路110は、単一ビット（例えば符号ビット）を示す出力を有するディジタルカウンタ120を含む。 - 特許庁

To check a parity bit while no parity bit data line is provided between a cell buffer monitor and a cell buffer.例文帳に追加

セルバッファとの間にパリティビット用データ線を設けない状態でパリティビットのチェックを可能にする。 - 特許庁

A bit setting part 134 sets a "1" bit at a place on a bitmap corresponding to the change area.例文帳に追加

ビット設定部１３４は、変更領域に対応するビットマップ上の箇所に「１」のビットを設定する。 - 特許庁

The one-bit quantizer 22 quantizes the integral signal and outputs a one-bit digital signal.例文帳に追加

１ビット量子化器２２は、積分信号に量子化処理を施して１ビットデジタル信号を出力する。 - 特許庁

The video signal is reproduced at a maximum reproduction bit rate or a rate a little higher than the maximum reproduction bit rate.例文帳に追加

再生ビットレートとしてはその最大値もしくは最大値より少し高い値を設定して再生する。 - 特許庁

Come to that the uniform had a bit more starch than that I usually wear, it's a bit uncomfortable. 例文帳に追加

制服だって、いつも着ているのより糊がきき過ぎていて、ちょっぴり違和感すら覚えてします。 - Tanaka Corpus

Come to that the uniform had a bit more starch than that I usually wear, it's a bit uncomfortable.例文帳に追加

制服だって、いつも着ているのより糊がきき過ぎていて、ちょっぴり違和感すら覚えてします。 - Tatoeba例文

In the US a DS1 "frame" is composed of 24 eight-bit bytes plus one framing bit (193 bits). 例文帳に追加

合衆国では、DS1「フレーム」は24の８ビットバイトと１ビットのフレーミングビット（合計193ビット）で構成されている。 - コンピューター用語辞典

This open architecture consists of a 64-bit, 100MHz Processor Local Bus (PLB) and a 32-bit, 50MHz On-Chip Peripheral Bus (OPB). 例文帳に追加

このオープン・アーキテクチャは、64ビット、100MHzのプロセッサ・ローカルバス（PLB）と、32ビット、50MHzのオンチップ周辺バス（OPB）とからなっている。 - コンピューター用語辞典

Convert a 8-bit deep greyscale image to a 1-bit deep image by thresholding all the pixels.例文帳に追加

全ピクセルを二値化することによって、深さ8ビットのグレースケール画像を深さ1ビットの画像へ変換します。 - Python

That is, before data held in the memory cell is transmitted to the bit line, voltage of the bit line is shifted.例文帳に追加

すなわち、メモリセルに保持されたデータがビット線に伝達される前に、ビット線の電圧がシフトする。 - 特許庁

To reduce the number of bit cells per an information word and to prevent reduction of the number of specific bit combination.例文帳に追加

情報語当たりのビットセルの数を低減し、又特有なビット組合せ数の低減を防止する。 - 特許庁

To realize provision of video information with high quality even in transmission reception of a bit stream at a low bit rate.例文帳に追加

低レートのビットストリームの送受信においても高品質な映像情報の提供を実現する。 - 特許庁

A bit insertion hole part 4 is formed for telescopically inserting the tool bit 6 made of a magnetic body.例文帳に追加

磁性体からなる工具ビット６を抜き差し自在に挿入可能なビット挿入孔部４を形成する。 - 特許庁

Thus, the stream is reencoded at a variable bit rate and the compression moving image stream whose bit rate is changed is outputted.例文帳に追加

これにより、可変ビットレートで再符号化し、ビットレートを変更した圧縮動画ストリームを出力する。 - 特許庁

ΔΣA/D conversion unit 105 converts the RF (Radio Frequency) signal to a bit series of 1 bit, and carries out high order over-sampling.例文帳に追加

ΔΣA/D変換部１０５は、ＲＦ信号を１bitのビット列に変換して高次オーバーサンプルする。 - 特許庁

To provide a bit deskewing circuit which improves the response by simplifying the circuit and to provide a method for bit deskewing.例文帳に追加

簡素化を図りつつ応答性を改善したビットデスキュー回路とビットデスキュー方法を提供する。 - 特許庁

CME requested arbitration on the grounds of expropriation and a breach of the fair and equitable treatment obligation under the Czech-Netherlands BIT.例文帳に追加

CME 社は、チェコ―オランダBIT の収用および公正待遇義務違反等を主張して仲裁を申し立てた。 - 経済産業省

Lauder, a shareholder of CME, concurrently requested arbitration against the Czech Republic based on the U.S.-Czech BIT.例文帳に追加

CME 社の株主であるLauder社は、並行してチェコ政府を相手にアメリカ―チェコBIT を根拠に仲裁を申し立てた。 - 経済産業省

A pre-charge circuit 46 fixes the central bit line to pre-charge voltage, which is selected out of a bit line BL3 connected to the memory cell MC12, four bit lines, and five bit lines being adjacent to it, on the other hand, put other bit lines in a floating state by pre-charge voltage.例文帳に追加

プリチャージ回路４６は、メモリセルＭＣ12に接続されたビット線ＢＬ3とそれに隣接する４本のビット線との５本のビット線のうち、中央のビット線をプリチャージ電圧に固定する一方、残りのビット線をプリチャージ電圧でフローティング状態にする。 - 特許庁

One end of the bit line BL01 of a selected column is coupled with a first power source via a bit line writing driver, and the other end of the bit line of the selected column and the bit lines of remaining unselected columns are all coupled with a second power source via a corresponding bit line writing driver.例文帳に追加

選択列のビット線（ＢＬ０１）の一端をビット線書込ドライバを介して第１の電源に結合し、該選択列のビット線の他方端および残りの非選択列のビット線をすべて第２の電源に対応のビット線書込ドライバを介して結合する。 - 特許庁

A drain of the A port access transistor 4a is connected to any bit line of a bit line open type sense amplifier circuit 32, and a drain of the B port access transistor 4b is connected to any bit line out of the pair of bit line of the bit line folding type sense amplifier circuit 33.例文帳に追加

Ａポートアクセストランジスタ４ａのドレインはビット線開放型センスアンプ回路３２のいずれかのビット線に、Ｂポートアクセストランジスタ４ｂのドレインはビット線折り返し型センスアンプ回路３３のビット線対のうちのいずれかのビット線にそれぞれ接続する。 - 特許庁

An information storage unit 310 stores two different bit strings S and P, a bit string R, a bit string Ks which is a shared key with a bit string S radio tag, and a bit string TK which is a hash value generated in a radio tag on the basis of a shared key Kt.例文帳に追加

情報記憶部３１０はふたつの異なるビット列Ｓとビット列Ｐ、ビット列Ｒ、ビット列Ｓ無線タグとの共有鍵であるビット列Ｋ_ｓ、および共有鍵Ｋ_ｔに基づいて無線タグ内で生成されたハッシュ値であるビット列ＴＫを格納する。 - 特許庁

The controller detects a transition point in the M-bit input, and in response to this, adds transition data equal to at least one least significant bit of the S-bit data to the S-bit data and subtracts a value equal to the transition data from the R-bit data.例文帳に追加

このコントローラは、Ｍビットの入力における遷移点を検出し、これに応答して、Ｓビットデータの少なくとも１つの最下位ビットに等しい遷移データをＳビットデータに加算するとともに、Ｒビットのデータから遷移データに等しい値を減算する。 - 特許庁

Since most computers don't include 20.1-bit integers, Unicode is usually encoded as 32-bit integers internally and either a series of 16-bit integers (UTF-16) (needing two 16-bit integers only when encoding certain rare characters) or a series of 8-bit bytes (UTF-8). 例文帳に追加

ほとんどのコンピューターは 20.1 ビットの整数を扱えないので、Unicode は普通内部データとして 32 ビット整数にエンコードされ、16 ビット整数の列 (UTF-16)(ある種の珍しい文字をエンコードする場合にだけ2 つの 16 ビット整数が必要となる)か、8 ビットバイトの列 (UTF-8)として扱われる。 - JM

Switching between execution of the 16-bit instructions and execution of the 32-bit instructions is achieved by a branching instruction to use a position of the least significant bit of a target branching address to discriminate which of the 16-bit instructions or the 32-bit instructions a target instruction is.例文帳に追加

１６ビット命令実行と３２ビット命令実行との間のスイッチングは目標命令が１６ビット命令または３２ビット命令のどちらであるかを識別するために分岐の目標アドレスの最下位ビット位置を用いる分岐命令によって達成される。 - 特許庁

A comparison section 76 compares a bit string corresponding to a predetermined pit pattern held in a detected bit string holding section 75 with the bit string of the n-bit string holding section 74, and outputs the input signal to registers 77 and 78 when the compared bit stings are equal to each other.例文帳に追加

比較部７６は、検出ビット列保存部７５に保存されている所定のピットパターンに対応したビット列と、ｎビット列保持部７４のビット列とを比較して同一であった場合、レジスタ７７および７８に、入力された信号を出力させる。 - 特許庁

The bit is composed of a minor-axis bit and a major-axis bit oppositely mounted to an axis, and constituted so that the radius of gyration of the minor-axis bit is made smaller than the inner circumference of the casing and the rotary range of the major-axis bit is made larger than an area surrounded by the outer circumference of the easing.例文帳に追加

ビットを軸に対向して取付けられた短径ビットと長径ビットとから構成し、短径ビットの回転径がケーシングの内周より小さくし、長径ビットの回転範囲がケーシングの外周で囲まれた面積より大きくなるよう構成した。 - 特許庁

To reduce cost required for exchange and simplify exchange work by partially exchanging only a tip side of each cutting-in claw with conical bit of a tip bit or only each conical bit at a tip of the cutting-in claw with conical bit of the tip bit.例文帳に追加

先端ビットの各コニカルビット付き切り込みツメの先端側のみ又は先端ビットのコニカルビット付き切り込みツメの先端の各コニカルビットのみを部分的に交換自在として、交換に伴うコストを廉価にし又その交換作業を簡単にすることにある。 - 特許庁

The phase change memory device is provided with a memory cell block, a plurality of global bit lines, and bit line selection circuits connecting alternately a plurality of local bit lines to corresponding global bit lines out of the plurality of global bit lines at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、メモリセルブロック、複数本のグローバルビットライン、及びメモリセルブロックの上端及び下端で複数本のローカルビットラインを複数本のグローバルビットラインのうち対応するグローバルビットラインに交互に連結させるビットライン選択回路を備える。 - 特許庁

The first functional block comprises a bit line 6a and a complementary bit line 6b, extending in approximately the same direction as the extending direction of the bit line 6a, and the signal line 3a is laid so as to intersect the bit line 6a and the complementary bit line 6b via an insulator.例文帳に追加

第１の機能ブロックは、ビット線６ａと、ビット線６ａの延びる方向とほぼ同じ方向に延在する相補ビット線６ｂとを含み、信号線３ａは、ビット線６ａおよび相補ビット線６ｂと絶縁体を介して交差するように配置されている。 - 特許庁

In this case, each bit interval of a read waveform is measured, a criterion and a write bit interval of each bit interval are created, and each of the criteria and the write bit intervals is stored in an EEPROM 56 in cross-reference with position information of each bit interval.例文帳に追加

このときリード波形の各ビット間隔を測定し、各ビット間隔について判定基準とライト用ビット間隔を生成し、これら判定基準とライト用ビット間隔を個々のビット間隔の位置情報と対応付けてＥＥＰＲＯＭ５６に記憶する。 - 特許庁

In an extracting side, when there is a normal 12-bit code in which the Hamming distance from the extracted 12-bit code is one or less, it is converted to a 7-bit code corresponding to the normal 12-bit code, and it is determined that the 7-bit code is the embedded additional information.例文帳に追加

抽出側では、抽出した１２ビット符号とのハミング距離が１以下となる正規の１２ビット符号が存在する場合に、その正規の１２ビット符号に対応する７ビット符号に変換し、その７ビット符号を埋め込まれていた付加情報と判断する。 - 特許庁

As a result, a bit plane arithmetic section 107 receives n-sets of m-bit data in source data 1 stored in a source register, respectively integrates bit information at the same bit location of the n-sets of data and generates m-sets of n-bit element data.例文帳に追加

この結果、ビットプレーン演算部１０７は、ソースレジスタに格納されている、ソースデータ１内の、画像に関するｍビットのｎ個のデータを入力し、各ｎ個のデータの同じビット位置にあるビット情報をそれぞれまとめ、ｎビットの要素データをｍ個生成する。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

A nonvolatile memory device comprises: bit lines connected to cell strings; page buffers which are connected to the bit lines, and which establish approximate target bit line forcing voltage levels for the bit lines; and bit line forcing voltage clamp circuits which are connected between the bit lines and the page buffers, and which make a precise adjustment to the established approximate target bit line forcing voltage levels.例文帳に追加

セルストリングに連結されたビットライン、ビットラインに連結され、プログラム動作時に、ビットラインにターゲット・ビットライン・フォーシング電圧レベルを大体のところで形成するページバッファ、及び前記ビットラインと前記ページバッファとの間に連結され、大体のところ形成されたターゲット・ビットライン・フォーシング電圧レベルを精密に調整するビットライン・フォーシング電圧クランプ回路を具備する不揮発性メモリ装置である。 - 特許庁

Deriving the N-bit PON port identifier includes mapping N-1 least significant bits (LSB) of the M-bit multicast address to N-1 LSB of the N-bit PON port identifier and setting a 1 most significant bit (MSB) of the N-bit PON port identifier to a bit setting that designates the N-bit PON port identifier as being a multicast port identifier.例文帳に追加

ＮビットＰＯＮポート識別子を導出することは、ＭビットマルチキャストアドレスのＮ−１個の最下位ビット（ＬＳＢ）をＮビットＰＯＮポート識別子のＮ−１個のＬＳＢにマッピングすること、および、ＮビットＰＯＮポート識別子の１個の最上位ビット（ＭＳＢ）を、ＮビットＰＯＮポート識別子をマルチキャストポート識別子であるとして指定するビット設定に設定することを含む。 - 特許庁

BIT FOR OPENING OF SLAG DISCHARGE PORT OF WASTE MELTING FURNACE例文帳に追加

廃棄物溶融炉スラグ排出口開口用ビット - 特許庁

The computing unit 122 adds an one-bit parity bit D123 stored on a shift register 123 to the information bits D122-1 to D122-7 to obtain a new one-bit parity bit D124 responsible for the LDPC code for storage in the shift register 123.例文帳に追加

演算器１２２は、情報ビットD122-1乃至D122-7と、シフトレジスタ１２３に記憶された１ビットのパリティビットD123とを加算することにより、LDPC符号の新たな１ビットのパリティビットD124を求め、シフトレジスタ１２３に記憶させる。 - 特許庁

After a bit arrangement creation means 70 adds an error detection bit (an eighth bit) (a), and adds bits in which first to seventh bits are reversed and the eighth bit is copied (b), to additional information to be embedded.例文帳に追加

埋め込むべき付加情報に対して、ビット配列作成手段７０が誤り検出ビット（第８ビット）を付加した後（ａ）、第１〜第７ビットを反転したビットと、第８ビットを複写したビットを付加する（ｂ）。 - 特許庁

The bit line 3 is covered with etching stopper films 4 and 5.例文帳に追加

ビット線３はエッチングストッパ膜４，５によって覆う。 - 特許庁