「CMOS time」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To extend a dynamic range maintaining a signal output level and an S/N characteristic in the time of dark (low illuminance) without performing complicated signal processing in a CMOS image sensor.例文帳に追加

CMOSイメージセンサにおいて、複雑な信号処理を行うことなく、暗時（低照度時）の信号出力レベルおよびS/N 特性を維持してダイナミックレンジを大きくする。 - 特許庁

A recording material is supplied from a cassette section 102 in a region <1>, an LED 302 for transmission is allowed to emit light before the recording material reaches a CMOS area sensor 211 in a region <2>, and the incident light in the CMOS area sensor 211 at that time is detected, to obtain the average value of the quantity of incident light.例文帳に追加

＜１＞の領域においてカセット部102から記録材を給紙し、＜２＞の領域において記録材がCMOSエリアセンサ211に到達する前に透過用ＬＥＤ302を発光させ、その時のCMOSエリアセンサ211の入射光を検出して入射光量の平均値を求める。 - 特許庁

TIME-SERIES A/D CONVERTER CIRCUIT AND D/A CONVERTER CIRCUIT OF CMOS UTILIZING CAPACITANCE COUPLING例文帳に追加

容量結合を利用したＣＭＯＳの時系列型ＡＤ変換回路及びＤＡ変換回路 - 特許庁

The scan driver control circuit device is provided with a level shift part 8, a CMOS output part 12, and a delay time control part 7.例文帳に追加

レベルシフト部８、ＣＭＯＳ出力部１２及び遅延時間制御部７と備える。 - 特許庁

Note: If your CMOS clock is set to local time and not to GMT (this is true if the output of the date(1) command does not show the correct time and zone), you may also need to run the following command: 例文帳に追加

Note: CMOS クロックが地域時間に設定されていて GMT ではない場合 (date(1)コマンドが正しい時間と地域 を表示しないなら当てはまります)、次のコマンドを実行する必要があるかもしれません。 - FreeBSD

When a change from an accumulation time T_11 to an accumulation time T_12 is determined as decrease of the accumulation time equal to or more than a threshold TH, the CMOS image sensor generates a ramp signal increased from a current clamp amount D_11 relatively by a clamp amount Df.例文帳に追加

蓄積時間T_11から蓄積時間T_12への変更が、閾値TH以上の蓄積時間の減少であると判定された場合、CMOSイメージセンサは、現在のクランプ量D_11から相対的にクランプ量Dfだけ上昇させたランプ信号を生成させる。 - 特許庁

Consequently, no reflection by the glass plate 22 is captured at the time of shooting by the CMOS camera 200.例文帳に追加

そのため、ＣＭＯＳカメラ２００による撮影では、ガラス板２２での反射光の映り込みがなくなる。 - 特許庁

To read a document high in quality by using a line image sensor (CMOS sensor), by changing an image exposure time and a read speed, and by changing the gain of an amplifier in the CMOS sensor.例文帳に追加

ラインイメージセンサ（ＣＭＯＳセンサ）を用い、画像露光時間と読取速度を変更し、ＣＭＯＳセンサ内部のアンプのゲインを変更することで、高画質で原稿を読み取り可能にすること。 - 特許庁

The CMOS image sensor is driven for long time exposure and short time exposure to acquire two kinds of photographing images, and a memory once stores either of them.例文帳に追加

ＣＭＯＳイメージセンサを長時間露光と短時間露光駆動して、２種類の撮像画像を取得し、一方を一旦メモリに格納する。 - 特許庁

To provide time-delay and signal-integration linear image sensors (TDI sensors) compatible with the CMOS technology.例文帳に追加

ＣＭＯＳ技術と互換性を有する時間遅延および信号積分線形画像センサ（ＴＤＩセンサ）を提供する。 - 特許庁

A CMOS detector selectively reads out the pixel at a high data rate to provide real-time adaptive image processing.例文帳に追加

ＣＭＯＳ検出器は、高速なデータレートで選択的にピクセルを読み出し、リアルタイムの適応画像処理を提供する。 - 特許庁

COMPLEMENTARY METAL-OXIDE SEMICONDUCTOR (CMOS) TIME DELAY INTEGRATION (TDI) SENSOR FOR X-RAY IMAGING APPLICATIONS例文帳に追加

Ｘ線イメージングアプリケーションに用いる相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ - 特許庁

To prevent the operation speed of a sampling latch circuit from decreasing when it takes time to change the state of a CMOS (Complementary Metal Oxide Semiconductor) latch cell.例文帳に追加

ＣＭＯＳラッチセルの状態を変化させるのに時間がかかると、サンプリングラッチ回路の動作スピードが遅くなる。 - 特許庁

To obtain a CMOS inverter circuit in which off-leak current of individual transistors is prevented, while achieving power consumption, by sensing an input signal and controlling the substrate potential of a transistor forming a CMOS invertet section in real time.例文帳に追加

入力信号を感知しリアルタイムにＣＭＯＳインバータ部を形成するトランジスタの基板電位を制御し、トランジスタ個々のオフリーク電流を防止するとともに、低消費電力化を実現する。 - 特許庁

The switches SW11, 16 are driven interlockingly to open electrically a signal input 8 to the CMOS integrated circuit A9 and a positive power supply terminal 14 at non-using time of the CMOS integrated circuit A9.例文帳に追加

スイッチＳＷ１１、ＳＷ１６を連動させ、ＣＭＯＳ集積回路Ａ９の未使用時にはＣＭＯＳ集積回路Ａ９の信号入力８及び正電源端子１４を電気的に開放する。 - 特許庁

To provide a high speed latch circuit where the delay time of a latch operation is short and which is suitable for a CMOS process because of its easy circuit configuration.例文帳に追加

ラッチ動作の遅延時間が短く回路構成が容易でＣＭＯＳプロセスに適した高速なラッチ回路を提供する。 - 特許庁

Each CMOS circuit is characterized in that the absolute value Vth-d of the difference in threshold voltage is set to 0.25 to 1, preferably, 0.5 to 1 time as large as the driving voltage of the CMOS circuit.例文帳に追加

そして、いずれのＣＭＯＳ回路においても、しきい値電圧の差の絶対値Ｖth-dが、そのＣＭＯＳ回路の駆動電圧に対して０．２５倍から１倍の範囲、好ましくは０．５倍から１倍の範囲に設定する。 - 特許庁

At the time of digital zooming, a digital zoom setting part 22 sets a vertical imaging range of a CMOS image sensor 13 in accordance with zoom magnification, and the CMOS image sensor 13 images the set imaging range.例文帳に追加

デジタルズーム時には、デジタルズーム設定部２２によりズーム倍率に応じてＣＭＯＳイメージセンサ１３の垂直方向の撮像範囲を設定し、設定された撮像範囲の撮像をＣＭＯＳイメージセンサ１３により行う。 - 特許庁

A radiation-resistant imaging apparatus 1 comprises: a radiation-resistant CMOS image sensor 130; and a controller 190 in which the number of frames to be imaged within a unit time by the CMOS image sensor 130 is adjusted to the number equal to the specified number of frames or less to prolong an exposure time per frame equal to a specified time or longer.例文帳に追加

耐放射線撮像装置１は、耐放射線のＣＭＯＳイメージセンサー１３０と、前記ＣＭＯＳイメージセンサー１３０が単位時間内に撮像するフレーム数を規定フレーム数以下に調節して、１枚のフレームあたりの露光時間を規定時間以上に延長する制御装置１９０とを備える。 - 特許庁

To obtain an image free from dark current unevenness by arranging the FD storage time when electronic shutter operation is realized by a CMOS sensor.例文帳に追加

ＣＭＯＳセンサで電子シャッタ動作を実現する際に、ＦＤ蓄積時間を整えることで暗電流むらのない画像を得る。 - 特許庁

The capacitor insulating film 5 is formed at the same time, when the gate oxide film of a CMOS is formed on the same N-type semiconductor substrate 1.例文帳に追加

容量絶縁膜５は、同一のｎ形半導体基板１に形成されるＣＭＯＳのゲート酸化膜と同時に製膜される。 - 特許庁

To provide a CMOS solid-state imaging apparatus capable of performing a plurality of exposures having different exposure times without generating any loss time.例文帳に追加

ロスタイムを発生させることなく、露光時間の異なった複数露光を行うことができるＣＭＯＳ固体撮像装置を提供する。 - 特許庁

To improve gain by using a CMOS field effect transistor, and at the same time, to make 1/f noise reduced within an amplifying band.例文帳に追加

ＣＭＯＳ電界効果型トランジスタを用いて利得を稼ぐことを可能としつつ、増幅帯域内における１／ｆノイズを低減させる。 - 特許庁

To provide a CMOS image sensor capable of reducing partition noise generated by the short fall time of a transfer transistor.例文帳に追加

トランスファートランジスタの短い立ち下がり時間により発生するパーティションノイズを減らすことができるＣＭＯＳイメージセンサを提供すること。 - 特許庁

To remove a contour line caused by multiplying a ratio of a photo-diode integration time to a stray diffusion integration time to stray diffusion information in a CMOS image forming apparatus.例文帳に追加

ＣＭＯＳ画像形成装置において、浮遊拡散情報にフォトダイオード集積時間対浮遊拡散集積時間の比率を乗算したことで生じる輪郭線を除去する。 - 特許庁

When the plurality of CMOS output circuits simultaneously perform an output inversion operation, a current decided by the size of both load transistors is distributed to the plurality of the CMOS output circuits, the current flowing to one CMOS output circuit at the time is smaller than the current when only one CMOS output circuit performs an inversion operation and it reduces the through current in a transient response operation as a whole.例文帳に追加

複数のＣＭＯＳ出力回路が同時に出力反転動作すると、複数個のＣＭＯＳ出力回路には双方の負荷トランジスタのサイズで決まる電流が分配され、このとき一つのＣＭＯＳ出力回路に流れる電流は１個のＣＭＯＳ出力回路だけが反転動作するときの電流よりも小さく、これが、過渡応答動作時の貫通電流を全体として少なくする。 - 特許庁

When the zoom magnification is changed, a maximum exposure time of the CMOS image sensor 13 is operated on the basis of the zoom magnification before and after the change so as to prevent a shutter signal after the change from interfering with a read signal before the change, and the exposure time of the CMOS image sensor 13 is set so as not to exceed the operated maximum exposure time.例文帳に追加

そして、ズーム倍率が変更されたとき、変更後のシャッタ信号が変更前の読み出し信号に干渉しないように変更前後のズーム倍率に基づいてＣＭＯＳイメージセンサ１３の最大露光時間を演算し、演算された最大露光時間を超えないようにＣＭＯＳイメージセンサ１３の露光時間を設定する。 - 特許庁

The image reader is provided with a calculating means for calculating a shading correction coefficient, and a changing means for changing an output level of a CMOS line sensor 305 by changing a quantity of light of a light source or an accumulation time of the CMOS line sensor 305.例文帳に追加

画像読み取り装置は、シェーディング補正係数を算出する算出手段と、光源の光量またはＣＭＯＳラインセンサ３０５の蓄積時間を変更してＣＭＯＳラインセンサ３０５の出力レベルを変更する変更手段とを備える。 - 特許庁

Also, between the basic circuits comprising the two sets of CMOS inverters, the off-leakage currents of the inverters are made unsymmetrical to cut down the leakage current of the SRAM device which is generated in its waiting time, while securing the large cell-current of one of the two sets of CMOS inverters.例文帳に追加

また、２組のＣＭＯＳインバータからなる基本回路間でインバータのオフリーク電流の大きさを非対称にすることにより、一方の組で大きいセル電流を確保しつつ、当該ＳＲＡＭにおける待機時のリーク電流を削減する。 - 特許庁

To provide a CMOS image sensor where the influence of noise electric charges on an OB cell which determines the level at a dark time is reduced and deterioration of quality of image can be prevented.例文帳に追加

暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供する。 - 特許庁

It is thereby possible to photograph with high sensitivity the subjects, without optical attenuation by optical systems and shorten the exposure time of the organic CMOS image sensor 14.例文帳に追加

これにより、光学系による光の減衰などがない高感度な撮影が可能になり、有機ＣＭＯＳイメージセンサ１４の露出時間も短縮できる。 - 特許庁

To provide a method for increasing an initial voltage of a storage capacitor in a DRAM of a CMOS and reducing a leakage speed of an electric charge with time.例文帳に追加

ＣＭＯＳのＤＲＡＭの記憶コンデンサの初期電圧を大きくし、また時間が経つにつれて電荷が漏れ出す速度を小さくする方法を提供する。 - 特許庁

To reduce a power source noise generated when a timing generator is constituted of a CMOS-structure LSI carrying electrical current only in a switch operation time.例文帳に追加

スイッチ動作時にのみ電流が流れるＣＭＯＳ構造のＬＳＩでタイミング発生器を構成した場合に発生する電源ノイズを低減する。 - 特許庁

To provide a MOS transistor, where its CMOS-gate transit time is shortened as a short-channel type MOS transistor and its rising current is made rapid.例文帳に追加

ショートチャネル型ＭＯＳトランジスタとしてＣＭＯＳ−ゲート走行時間が向上しかつ立上がり電流も改善されたＭＯＳトランジスタを提供すること。 - 特許庁

A sub- threshold current flowing in a CMOS circuit of the semiconductor circuit is reduced by providing a power source switch to be turned off at the time of standby.例文帳に追加

待機時にオフとされる電源スイッチを設けることにより、半導体集積回路のＣＭＯＳ回路に流れるサブスレッショルド電流を低減する。 - 特許庁

Thus, clock signals ck1in and ck2in are taken into the shift register unit at an earlier time through the first and the second CMOS transmission gates 11 and 13.例文帳に追加

これにより、クロック信号ｃｋ１ｉｎ，ｃｋ２ｉｎは、早い時期に第１及び第２のＣＭＯＳトランスミッションゲート１１，１３を介して、このシフトレジスタ・ユニットに取り込まれる。 - 特許庁

To reduce current consumption at the time of standby in a semiconductor integrated circuit M using a plurality of CMOS circuits Ci using minute MOS transistors.例文帳に追加

微細ＭＯＳトランジスタを用いた複数のＣＭＯＳ回路Ｃｉを用いた半導体集積回路Ｍにおいて待機時の消費電流を低減する。 - 特許庁

To provide a semiconductor integrated circuit that can limit the duration of a through current to a short time even if an input signal of an intermediate voltage is input into a CMOS circuit continuously for a long time.例文帳に追加

ＣＭＯＳ回路に中間電圧の入力信号が長時間連続して入力された場合にも貫通電流の発生を短時間にとどめることができる半導体集積回路を提供する。 - 特許庁

To provide a technology of enhancing a deteriorated reduction effect of an overall read time due to a horizontal blanking time in speeding up a reading speed of a row scanning type CMOS sensor by means of multi-channel parallel reading.例文帳に追加

行走査型のＣＭＯＳセンサを多チャンネル並列読み出しによって、読み出し速度を高速化する際に、水平ブランキング時間による総合読み出し時間の短縮効果の悪さを改善する。 - 特許庁

To improve noise reduction without increasing tr/tf time by enhancing the tr/tf time, without decreasing noise reduction in an output buffer circuit of a CMOS configuration.例文帳に追加

ＣＭＯＳ構成の出力バッファ回路において、ノイズ低減度を下げることなくｔｒ／ｔｆ時間を改善すること、ｔｒ／ｔｆ時間を大きくすることなくノイズ低減度を向上させること。 - 特許庁

Also, between the basic circuits comprising the two sets of CMOS inverters, the off-leakage currents of the inverters are made unsymmetrical to cut down the leakage current of the SRAM device which is generated in its waiting time, while securing the large cell-current of one of the two sets of CMOS inverters.例文帳に追加

また、２組のＣＭＯＳインバータからなる基本回路間でインバータののオフリーク電流の大きさを非対称にすることにより、一方の組で大きいセル電流を確保しつつ、当該ＳＲＡＭにおける待機時のリーク電流を削減することができる。 - 特許庁

In a structure and the manufacturing method that forms a relatively thick P-type epitaxial layer on an N-type semiconductor substrate for forming a CMOS in the P-type epitaxial layer, a conventional CMOS technique can be applied as is, and at the same time, the lead connecting to the tab can be used as the Vdd terminal.例文帳に追加

Ｎ型半導体基板上に比較的厚いＰ型エピタキシャル層を形成し、そこにＣＭＯＳを形成する構造と製造方法により、従来のＣＭＯＳ技術がそのまま適用できかつタブに繋がるリードをVdd端子とすることが可能となる。 - 特許庁

To secure a sufficient exposure time through a quick action by reducing the restriction to the exposure time at the time of realizing a whole-picture simultaneous shuttering function by using a solid-state image pickup element having such an element structure as that of a CMOS solid-state image pickup element.例文帳に追加

ＣＭＯＳ型固体撮像素子のような素子構造を有する固体撮像素子を用いて全画面同時シャッタ機能を実現する場合に、露光時間が受ける制約を軽減し、迅速な動作で十分な露光時間を確保する。 - 特許庁

To actualize a circuit having a structure which eliminates a through current at the time of input of intermediate level and is usable together with a conventional CMOS circuit without adding any special process.例文帳に追加

中間レベルの入力時に貫通電流が流れず従来のＣＭＯＳ回路と混用でき、その場合特別な工程を付加しない構造と回路の実現。 - 特許庁

To provide a semiconductor device, along with its manufacturing method, wherein the total heat treatment time in manufacturing process is shortened for accelerated bipolar transistor (especially a Bi-CMOS).例文帳に追加

製造過程の総熱処理時間が短縮され、バイポーラトランジスタが高速化された半導体装置（特にＢｉ−ＣＭＯＳ）およびその製造方法を提供する。 - 特許庁