「Clock In」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

At the occurrence of abnormality, the clock signal and the signal expressing the abnormality are synchronously outputted in time series.例文帳に追加

異常発生時には、クロック信号と異常を表現する信号を同期させて時系列的に出力する。 - 特許庁

The CPU 24 decrypts the time information and sends a trigger signal to a clock section 26 in order to carry out the time setting.例文帳に追加

ＣＰＵ２４は、時刻情報を解読して時計部２６にトリガー信号を送信して時刻設定を行う。 - 特許庁

A master sounds a guide note with a fixed clock period in a master terminal, according to a music piece performance speed.例文帳に追加

マスターはマスター端末において、楽曲演奏速度に応じて、一定のクロック周期を有するガイド音を鳴らす。 - 特許庁

The base station 11 has an input clock monitor section monitoring variation in delay time of transmission lines (a) to (c).例文帳に追加

基地局１１は、伝送路ａ〜伝送路ｃの遅延時間の変動を監視する入力クロック監視部を有する。 - 特許庁

A pulse, generating a word line activation signal, is generated, based on a clock CLK in pulse generating sections 30, 40.例文帳に追加

クロックＣＬＫに基づきパルス生成部３０、４０では、ワード線活性化信号を生成するパルスが生成される。 - 特許庁

Then, the oscillator circuit 10 corrects the frequency of the clock in accordance with the current of the variable current source PT.例文帳に追加

そして、発振回路１０は、可変電流源ＰＴの電流に応じてクロックの周波数を補正する。 - 特許庁

The selection unit may selectively output a clock signal and a hold signal in response to a selection signal.例文帳に追加

選択部は、所定の選択信号に応答して、クロック信号またはホールド信号を選択して出力する。 - 特許庁

The navigation system 1 stores a history of a departure clock time in a departure history memory section 12 for each departure place.例文帳に追加

ナビゲーション装置１は、出発履歴記憶部１２に出発地ごとに出発時刻の履歴を記憶している。 - 特許庁

To provide a camera having the high wake-up alarm effect, the camera being utilized in place of a clock.例文帳に追加

時計の代わりとして利用されるカメラにおいて、目覚まし効果の高いカメラを提供することを目的とする。 - 特許庁

A synchronizing clock is extracted from the preamble in a received frame, and bit synchronism is established and transits into a hunt state.例文帳に追加

受信フレーム中のプリアンブルから同期クロックを抽出してビット同期を確立し、ハント状態に遷移する。 - 特許庁

To reproduce a clock in which phase fluctuation due to jitter etc. is suppressed, from a received DVB-ASI signal.例文帳に追加

受信したＤＶＢ−ＡＳＩ信号からジッタなどによる位相変動を抑制したクロックを再生可能とする。 - 特許庁

In an alarm clock 1, a storage medium 10 for storing a melody as acoustic data is fitted to a body 1.例文帳に追加

目覚まし時計１には、音響データとしてメロディを記憶した記憶媒体１０が本体１に装着される。 - 特許庁

The clock is included in data for writing to be sent from an optical disk drive body to an optical pickup 120 and the data is outputted.例文帳に追加

光ディスクドライブ本体から光ピックアップ１２０に送る書き込み用データにクロックを含ませて出力する。 - 特許庁

The bias voltage supply section extracts a photocurrent to be generated in the saturable absorbing region as an electric clock signal.例文帳に追加

バイアス電圧供給部は、可飽和吸収領域で発生するフォトカレントを電気クロック信号として取り出す。 - 特許庁

To improve the durability performance of components constituting a correction mechanism in a clock with the display correction mechanism.例文帳に追加

表示修正機構付き時計において、修正機構を構成する部品の耐久性能を向上させる。 - 特許庁

To attain synchronization of serial communication without increasing a signal line in addition to a clock signal line and a data signal line.例文帳に追加

クロック信号線及びデータ信号線以外に信号線を増やすことなく、シリアル通信の同期を可能とする。 - 特許庁

To reduce clock skew in a plurality of allocation systems which allocate time reference signal inside a semiconductor device.例文帳に追加

半導体装置内部に時間基準信号を分配する複数の分配系間において、クロックスキューを低減する。 - 特許庁

The input-output buffer 27 outputs the data from the read amplifier 25 to the outside in one cycle of the clock CLK.例文帳に追加

入出力バッファ２７はリードアンプ２５からのデータをクロックＣＬＫの１周期で外部へ出力する。 - 特許庁

Operation clocks WACLK, WBCLK, RACLK and RBCLK are separately supplied to each system, and any operation clock is not supplied to any system in a stopped state.例文帳に追加

動作クロックＷＡＣＬＫ，ＷＢＣＬＫ，ＲＡＣＬＫ，ＲＢＣＬＫは系統毎に別々に供給し、停止中の系統には動作クロックを供給しない。 - 特許庁

A data demodulation part 34 sequentially reads the serial data 24 by bit in synchronization with the demodulation clock signal 36.例文帳に追加

データ復調部３４は、復調用クロック信号３６に同期してシリアルデータ２４を１ビットずつ順次読込む。 - 特許庁

To decrease a parasitic capacitance of a clock signal feeding line or the like in a printer head such as an organic EL printer head.例文帳に追加

有機ＥＬプリンタヘッド等のプリンタヘッドにおいて、クロック信号供給線等の寄生容量を低減する。 - 特許庁

To provide a sample-and-hold circuit which can be operated in a wide band, while reducing the influence of clock-feed-through.例文帳に追加

クロックフィードスルーの影響を低減しながら、なおかつ、広帯域で動作するサンプルホールド回路を提供する。 - 特許庁

A settable per-process clock that measures CPU time consumed by all threads in the process. 例文帳に追加

そのプロセスの全スレッドで消費される CPU 時間を計測するプロセス単位のクロック。 このクロックは設定可能である。 - JM

To smoothly switch between asynchronous clocks during a processor operation in a clock acquisition subsystem for an electronic data processing system.例文帳に追加

電子データ処理システム用クロック捕捉サブシステム内でプロセッサ動作中に非同期クロック間を円滑に切り替える。 - 特許庁

A data signal supplies the latch circuit L3 with a latched signal by a clock signal CK in the latch circuit L2.例文帳に追加

ラッチ回路Ｌ２にデータ信号は、クロック信号ＣＫによりラッチされた信号をラッチ回路Ｌ３に供給する。 - 特許庁

The decision circuit 25 samples the input signal 23 at predetermined intervals in response to a sampling clock signal 27.例文帳に追加

決定回路２５は、サンプリング・クロック信号２７に応じて所定の間隔で入力信号２３をサンプリングする。 - 特許庁

To increase the speed of a bus clock between an image processing part to a compression engine in a both sided printing.例文帳に追加

両面印刷における画像処理部と圧縮エンジンの間のバスクロックを高速にすることが課題である。 - 特許庁

One or more samplers collect samples continuously from an input signal in response to a clock signal.例文帳に追加

１つまたはそれ以上のサンプラが、クロック信号に応答して入力信号から連続してサンプルを採取する。 - 特許庁

To easily adjust clock skew supplied to RAM modules in a controller of an electronic device.例文帳に追加

電子機器のコントローラにおいて、ＲＡＭモジュールに供給されるクロックのスキューを容易に調整できるようにする。 - 特許庁

The waveform equalizing circuit 36 changes the center frequency of a filter in accordance with the frequency of the generated clock.例文帳に追加

波形等化回路３６は、生成したクロックの周波数に応じてフィルタの中心周波数を変化させる。 - 特許庁

To raise the degree of freedom for setting the period of the fake pendulum, in a pendulum driving device of a clock having a fake pendulum.例文帳に追加

飾り振子を有する時計の振子駆動装置において、飾り振子周期の設定の自由度を高める。 - 特許庁

A frequency f_0, a clock signal, and the data signal are entered in the switch having these functions.例文帳に追加

このような機能を有するスイッチに、発振器からの周波数ｆ_oと、クロック信号と、データ信号が入力される。 - 特許庁

Thus, the scan flip-flop including the delay circuit and the buffer are separately used in accordance with the size of clock skew.例文帳に追加

このように、クロックスキューの大きさに応じて、遅延回路を含むスキャンフリップフロップと、バッファとが使い分けられる。 - 特許庁

The data output buffer externally outputs data that are read out from a memory cell in response to the data output clock.例文帳に追加

データ出力バッファはメモリセルから読み出されるデータをデータ出力クロックに応じて外部に出力する。 - 特許庁

A timing recovery PLL 56 performs phase pull-in of a clock signal CLK based on the control signal S17.例文帳に追加

その制御信号Ｓ１７に基づいて、タイミングリカバリＰＬＬ５６は、クロック信号ＣＬＫの位相引き込みを行う。 - 特許庁

The arithmetic unit 13 computes the digital data in synchronization with the pixel clock (p) and outputs luminance data for every pixel.例文帳に追加

演算装置１３は画素クロックｐに同期してデジタルデータを演算し１画素毎の輝度データを出力する。 - 特許庁

The transmission signals are received from the transmission route, and the reference clock signals are reproduced in synchronism with the rising edge.例文帳に追加

伝送経路から伝送信号を受信し、立ち上がりエッジに同期させて基準クロック信号を再生する。 - 特許庁

The phase comparator 42 performs spindle servo control with a CLV(constant linear velocity) system in response to the bit clock signal BC2.例文帳に追加

位相比較器４２はビットクロック信号ＢＣ２に応答してＣＬＶ方式でスピンドルサーボ制御を行なう。 - 特許庁

This integrated circuit can be built in an arbitrary system equipped with a memory or a volatile element such as a clock.例文帳に追加

本集積回路はメモリ又はクロック等の揮発性要素を具備する任意のシステムに組込むことが可能である。 - 特許庁

A digital display driver 6 samples the analog image signal RGB2 in synchronism with the dot clock DCK4 to display an image.例文帳に追加

デジタルディスプレイデバイス６はドットクロックＤＣＫ４に同期してアナログ画像信号ＲＧＢ２をサンプリングして表示する。 - 特許庁

To provide a semiconductor integrated circuit in which clock skew is suppressed with a small scale configuration by a simple design.例文帳に追加

容易な設計により、小規模な構成でクロックスキューを抑制させる半導体集積回路を提供する。 - 特許庁

The device (DA1) aids a clock synchronization device (DS1) by means of a master station (SM) in a wireless network when implementing a time synchronization procedure.例文帳に追加

装置(DA1)は時間同期手順の実行時に無線ネットワークのマスター局(SM)でクロック同期装置(DS1)を支援する。 - 特許庁

To provide a semiconductor integrated circuit in which a clock skew is reduced and an operation margin is sufficiently secured.例文帳に追加

クロックスキューを低減し、動作マージンを十分に確保することが可能な半導体集積回路を提供する。 - 特許庁

In one embodiment, a multi gigabit transfer (MGT) port of a field programmable gate array is locked on an external clock.例文帳に追加

一実施形態では、フィールドプログラマブル・ゲート・アレイのマルチギガビット・トランスファー（ＭＧＴ）ポートが、外部クロックにロックされる。 - 特許庁

Also, a circuit in which buffers constituting a delay line which generates the second multiphase clock are concatenated annularly.例文帳に追加

また、第二の多相クロックを生成する遅延線を構成するバッファを環状に連接した回路を用いる。 - 特許庁